IMPLEMENTAÇÃO EM VHDL DE ALGORITMOS DE ORDEM MULTIPLICATIVA DE BASE 2 PARA OTIMIZAÇÃO CRIPTOGRÁFICA

Abstract

O projeto desenvolveu arquiteturas de hardware em VHDL para acelerar cálculos criptográficos do algoritmo RSA, com o objetivo de contornar a alta complexidade computacional da exponenciação modular. A otimização consistiu na implementação em FPGA de seis algoritmos focados no cálculo da ordem multiplicativa de base 2. A validação avaliou o compromisso entre o número de iterações matemáticas e a frequência máxima de operação (Fmax) dos circuitos, utilizando testes com módulos numéricos de diferentes densidades (m=13, 195 e 227). O projeto concluiu que o Algoritmo V6 obteve o menor tempo de execução real: ao utilizar operações lógicas simples, como deslocamentos de bits e subtrações, o circuito atingiu frequências altíssimas, superando abordagens com menos ciclos que dependiam de multiplicadores densos. O trabalho contribuiu para avançar o estudo de síntese digital, unindo criptografia, matemática e engenharia eletrônica.