Projeto e validação de uma jiga de testes para avaliação da degradação de capacitores eletrolíticos em barramentos CC de conversores de frequência trifásicos

Abstract

Dentre os componentes eletrônicos presentes em conversores de frequência, os capacitores eletrolíticos do barramento CC figuram entre os mais propensos a falhas. A condição desses componentes pode ser avaliada por métodos de monitoramento, cuja validação, no entanto, depende de dados obtidos sob diferentes condições de degradação. Este trabalho propõe o projeto e caracterização experimental de uma jiga voltada à emulação controlada do processo de deterioração desses componentes, visando à geração de dados necessários ao desenvolvimento e à validação de tais métodos. Implementado em uma placa de circuito impresso, o dispositivo passou a integrar uma bancada experimental que reúne um conversor de frequência, um motor com controle de carga no eixo e uma interface de aquisição de dados. Diferentes estados de saúde dos capacitores podem ser reproduzidos pela jiga a partir da variação controlada da capacitância equivalente e da resistência série equivalente do banco capacitivo. O comportamento do dispositivo foi avaliado e caracterizado por meio de simulações computacionais e de ensaios experimentais. Verificou-se, por meio dos resultados obtidos, que a solução proposta consegue emular diferentes estágios de desgaste, variando de forma controlada a a resistência série equivalente entre 0,19 Ω e 0,43 Ω e a capacitância equivalente entre 324 µF e 1056 µF. A abordagem proposta demonstrou, portanto, ser eficaz para a geração de dados representativos dos diferentes estados de degradação de capacitores eletrolíticos em conversores de frequência.