Referência de clock com malha de captura de frequência de 78 MHz totalmente integrada e de baixo consumo

Abstract

Este trabalho apresenta uma referência de clock totalmente integrada e de baixo consumo, com frequência nominal de 78 MHz, baseada em uma arquitetura de frequency-locked loop, projetada em tecnologia CMOS de 65 nm. A solução proposta é composta por um oscilador de anel controlado por tensão, combinado com um sensor de frequência baseado em um filtro a capacitores chaveados e um amplificador de erro, formando um sistema em malha fechada que reduz significativamente a sensibilidade do circuito a variações de PVT. O circuito consome apenas 4,07 μA em condições típicas e apresenta variação máxima de frequência de ±2,5% entre os diferentes corners PVT, sem o uso de componentes externos. A simulação indicou um jitter RMS de 57,2 ps (0,44% do período de clock), o que demonstra sua adequação para sistemas digitais e mistos de precisão moderada e baixo consumo. A arquitetura oferece um bom compromisso entre integração, eficiência energética e desempenho, tornando-se uma alternativa atraente a referências baseadas em cristal ou MEMS em sistemas embarcados com restrições de energia (SoCs).