|
Abstract:
|
O desenvolvimento de novas tecnologias e processos de fabricação na indústria de
semicondutores levou à integração de bilhões de transistores em um único chip. Essa
integração maciça contribui para a redução da tensão de operação, consumo de ener-
gia, área e custos dos circuitos integrados. No entanto, a operação em baixa tensão e
a baixa capacitância dos dispositivos nanométricos contribuem para serem mais sus-
cetíveis e afetados por ruídos externos. Esse problema torna a robustez um aspecto
relevante a ser considerado no projeto de circuitos integrados em nós de tecnologia
avançada. Single Event Transient (SET) são erros não destrutivos devido à interação
de partículas energéticas do ambiente com o silício. Um SET pode temporariamente
alterar o valor correto em células combinacionais, comprometendo o comportamento
esperado dos valores de saída e, consequentemente, o funcionamento adequado de
todo o sistema. Como o Somador Completo (FA) é uma das células principais da Uni-
dade Aritmética e Lógica (ULA) e um dos componentes mais cruciais em sistemas de
computadores, a mitigação dos efeitos do SET neles pode aprimorar a robustez de
sistemas mais complexos. Técnicas de mitigação do SET podem ser adotadas em di-
ferentes estágios durante o fluxo de design de circuitos integrados. No nível do circuito,
as técnicas mais exploradas encontradas na literatura são o uso de Schmitt Triggers
(ST), Decoupling Cells (DCELL), Transistor Sizing (TS) e Transistor Reordering. O ob-
jetivo deste trabalho é avaliar a sensibilidade à radiação em nós internos de quatro
topologias de somadores completos. Além disso, o estudo visa investigar o impacto
do uso de DCELL, TS e a combinação dessas duas técnicas nos efeitos do SET para
operação de tensão nominal (NV) e operação de tensão próxima ao limiar (NTV). Os
resultados mostram que os nós e vetores críticos podem variar dependendo da opera-
ção de tensão e da técnica de mitigação aplicada, principalmente porque elas podem
influenciar a sensibilidade do circuito. No entanto, TS pode diminuir a sensibilidade dos
nós de saída, especialmente na operação nominal, para todas as topologias avaliadas,
enquanto DCELL apresentou melhorias mais significativas na operação NTV. Além
disso, na operação NTV, as técnicas de mitigação têm efeitos colaterais aumentando
a sensibilidade dos nós críticos internos, apesar da diminuição na ocorrência total de
erros. A adoção de técnicas de mitigação pode reduzir até 60% a ocorrência total de er-
ros na tensão nominal, dependendo da topologia, e mais de 35% em NTV nos circuitos
investigados. Além disso, a topologia Híbrida apresentou, em média, 2% menos erros
do que a Mirror na tensão nominal e 5% mais erros do que a Mirror em NTV. Entre
as topologias PTL na tensão nominal, a TFA apresentou 12% menos erros do que a
TGA e até 11% menos em NTV. Devido à relevância dos FAs para designs digitais,
esse conjunto de informações sobre as topologias de FA escolhidas pode auxiliar os
projetistas a decidir qual circuito FA e técnica de mitigação são mais adequados para
diferentes requisitos. Além disso, este trabalho também mapeia todos os nós internos,
mostrando as partes críticas dos circuitos. |
