Arquitetura energeticamente eficiente para a estimação de movimento fracionária: uma nova abordagem para o cálculo de resíduos

Abstract

O contínuo aumento das resoluções dos vídeos requer o constante desenvolvimento de novastécnicas de compressão de vídeo capazes de lidar com o consequente aumento da complexidade das ferramentas presentes nos codificadores de vídeos. Por outro lado, nos últimos anos,os smartphones popularizaram-se e tornaram-se os dispositivos eletrônicos mais utilizados paraa captura e reprodução de vídeos. Devido às limitações severas de energia, os smartphonesrequerem aceleradores de hardware dedicados desenvolvidos para codificar e decodificar vídeos em tempo real. Entretanto, com o advento de novos padrões de codificação desenvolvidospara comprimir vídeos com resoluções mais elevadas, e.g., 4k Ultra High Definition ? UltraAlta Definição (UHD) e 8k UHD, arquiteturas de hardware ainda mais eficientes precisam serdesenvolvidas. Os codificadores do estado da arte seguem o chamado modelo de codificaçãohíbrido no qual a Motion Estimation ? Estimação de Movimento (ME) é o passo mais intensivoem termos de tempo e energia. A ME é dividida em dua etapas: a Integer Motion Estimation? Estimação de Movimento Inteira (IME) e a Fractional Motion Estimation ? Estimação deMovimento Fracionária (FME). A IME busca, na área de busca original, pelo bloco mais semelhante ao que está sendo codificado. A FME, por sua vez, refina o resultado da IME realizandoum passo de busca extra usando blocos de pixels gerados artificialmente em posições fracionárias. Na literatura é reportado que a FME é responsável por até 34% do tempo gasto pelaME. Desta forma, o desenvolvimento de arquiteturas de hardware energeticamente eficientespara a FME pode otimizar mais ainda os aceleradores de hardware para codificação de vídeo.As arquiteturas para FME encontradas na literatura armazenam em buffers os blocos candidatosnecessários até o final do processamento para só então determinar o bloco mais semelhante como que está sendo codificado. Entretanto, tais buffers apresentam uma atividade de chaveamentoconstante que contribui significativamente para o consumo energético da arquitetura. Sendoassim, neste trabalho é investigada uma arquitetura alternativa para FME com maior eficiênciaenergética mas que não degrada o desempenho. Em vez de armazenar os candidatos em buffers, a arquitetura proposta reconstrói o bloco que é escolhido. Além disso, diferentemente damaioria das arquiteturas da literatura, a arquitetura proposta também incorpora o hardware necessário para calcular o bloco dos resíduos com um pequeno custo adicional. A arquitetura foisintetizada com ferramentas industriais e simulada com dados realistas obtidos de amostras devídeos. Quando comparada com as arquiteturas do estado da arte, a arquitetura proposta reduzo consumo energético em até 55% ao custo de um aumento de área de somente 16.5%.

Abstract: The ever increasing video resolutions require the continuous development of new compression techniques able to cope with the consequent increase in the complexity of video coding tools. On the other hand, in the recent past years, smartphones became the most used electronic devices for capturing and reproducing video. Due to their limited energy budgets, those mobile devices require dedicated hardware accelerators to be able to code and decode videos in realtime. However, with the advent of new coding standards to compress higher resolution videos, e.g., 4k Ultra High Definition (UHD) and 8k UHD, even more efficient hardware architectures must be developed. The state-of-the-art encoders follow the so-called hybrid model, in which Motion Estimation (ME) is the most time and energy-intensive step. The ME is divided into two phases: Integer Motion Estimation (IME) and Fractional Motion Estimation (FME). The IME searches, on the original search area, for the most similar block to the one being encoded. The FME, by its turn, refines the IME result by performing extra search steps using blocks of pixels artificially generated on fractional positions. As reported in the literature, the FME is responsible for up to 34% of the time spent in ME calculation. Therefore, the development of energy-efficient hardware architectures for the FME can lead to more optimized hardware accelerators for video coding. The FME hardware architectures found in literature store the necessary block candidates in buffers until the end of the processing, when the most similar block is determined. However, such buffers present a high switching activity that greatly contributes to energy consumption. Therefore, in this work, we investigate an alternative FME architecture that requires less energy but does not degrade the performance, so as to reach higher energy efficiency. Instead of storing candidates in buffers, this architecture reconstructs the chosen candidate block at the end of the processing. In addition to that, unlike most of the architectures reported in the literature, the proposed architecture also incorporates the hardware required to compute the block of residues with a very low extra cost. The architecture was synthesized with industrial tools and simulated with realistic data taken from video samples. When compared to state-of-the-art architectures, the proposed architecture achieves an energy reduction of up to 55% at the cost of only 16.5% of area increase.