Modelagem de Memórias SRAM em Nível RT Visando à Análise de Estimativa de Consumo Energético em Sistemas Embarcados

Abstract

Devido à contínua redução das dimensões dos transistores, proporcionada pela evolução dos processos CMOS, os circuitos integrados fabricados em tecnologias do estado- da-arte estão se tornando cada vez mais vulneráveis a falhas transientes. Logo, é necessário incorporar técnicas de tolerância ao projeto de circuitos e sistemas integrados.