Paralelismo em análise de timing estática

DSpace Repository

dc.contributor	Universidade Federal de Santa Catarina	pt_BR
dc.contributor.advisor	Pilla, Laércio Lima
dc.contributor.author	Almeida, Sheiny Fabre
dc.date.accessioned	2016-12-12T21:52:10Z
dc.date.available	2016-12-12T21:52:10Z
dc.date.issued	2016-11-10
dc.identifier.uri	https://repositorio.ufsc.br/xmlui/handle/123456789/171432
dc.description	TCC(graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Ciências da Computação.	pt_BR
dc.description.abstract	O presente trabalho visa estudar o uso de programação paralela aplicada à Análise de Timing Estática (STA), uma técnica utilizada para estimar o atraso de um circuito durante a etapa de síntese física. O estudo envolve a identificação de oportunidades de paralelismo e possíveis melhorias na estrutura de dados para aprimorar a solução paralela. Por fim, o trabalho inclui o desenvolvimento de soluções paralelas com base no ferramental desenvolvido no Laboratório de Computação Embarcada (ECL) da Universidade Federal de Santa Catarina (UFSC).	pt_BR
dc.language.iso	por	pt_BR
dc.publisher	Florianópolis, SC.	pt_BR
dc.subject	Análise de timing estática, projeto físico de circuitos integrados, eletronic design automation, paralelismo	pt_BR
dc.title	Paralelismo em análise de timing estática	pt_BR
dc.type	TCCgrad	pt_BR
dc.contributor.advisor-co	Güntzel, José Luís Almada

Files	Size	Format	View
TccSheiny.pdf	1.281Mb	PDF	View/Open