Abstract:
|
Este trabalho é direcionado ao desenvolvimento de um protocolo PCI, o qual foi aqui denominado, Core PCI. O Core PCI é um núcleo que contém os controles básicos de acesso a um dispositivo PCI de 32bits e 33Mhz. Ele foi desenvolvido para uso geral, por isso, somente foram implementados, os acessos a dispositivos de I/O, mapeados como RAM. Neste trabalho são descritos detalhes e características do barramento PCI, tais como: sinais do barramento, funcionamento do protocolo de transação de dados, configuração plug and play e inicialização dos dispositivos PCI no boot do computador. Também se encontram, detalhes de uma aplicação usando o Core PCI e um software de alto nível para controle da aplicação. O Core PCI foi desenvolvido em um chip FPGA, utilizando-se de uma linguagem de descrição de hardware VHDL e utilizando-se também de simuladores para o código VHDL. Ainda neste |