dc.contributor |
Universidade Federal de Santa Catarina |
pt_BR |
dc.contributor.advisor |
Alves, Joao Bosco da Motta |
pt_BR |
dc.contributor.author |
Moretti, Alex Sandro |
pt_BR |
dc.date.accessioned |
2012-10-20T11:44:36Z |
|
dc.date.available |
2012-10-20T11:44:36Z |
|
dc.date.issued |
2003 |
|
dc.date.submitted |
2003 |
pt_BR |
dc.identifier.other |
200217 |
pt_BR |
dc.identifier.uri |
http://repositorio.ufsc.br/xmlui/handle/123456789/84703 |
|
dc.description |
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação. |
pt_BR |
dc.description.abstract |
Este trabalho é direcionado ao desenvolvimento de um protocolo PCI, o qual foi aqui denominado, Core PCI. O Core PCI é um núcleo que contém os controles básicos de acesso a um dispositivo PCI de 32bits e 33Mhz. Ele foi desenvolvido para uso geral, por isso, somente foram implementados, os acessos a dispositivos de I/O, mapeados como RAM. Neste trabalho são descritos detalhes e características do barramento PCI, tais como: sinais do barramento, funcionamento do protocolo de transação de dados, configuração plug and play e inicialização dos dispositivos PCI no boot do computador. Também se encontram, detalhes de uma aplicação usando o Core PCI e um software de alto nível para controle da aplicação. O Core PCI foi desenvolvido em um chip FPGA, utilizando-se de uma linguagem de descrição de hardware VHDL e utilizando-se também de simuladores para o código VHDL. Ainda neste |
pt_BR |
dc.format.extent |
115 f.| il. |
pt_BR |
dc.language.iso |
por |
pt_BR |
dc.publisher |
Florianópolis, SC |
pt_BR |
dc.subject.classification |
Ciência da computação |
pt_BR |
dc.subject.classification |
Informatica |
pt_BR |
dc.subject.classification |
Microcomputadores - |
pt_BR |
dc.subject.classification |
Barramentos |
pt_BR |
dc.title |
Um modelo de controle de dispositivos através do barramento PCI: Core PCI |
pt_BR |
dc.type |
Dissertação (Mestrado) |
pt_BR |