| dc.contributor |
Universidade Federal de Santa Catarina |
pt_BR |
| dc.contributor.advisor |
Mazzucco Júnior, José |
pt_BR |
| dc.contributor.author |
Gavilan, Júlio Cesar |
pt_BR |
| dc.date.accessioned |
2012-10-17T13:13:39Z |
|
| dc.date.available |
2012-10-17T13:13:39Z |
|
| dc.date.issued |
2000 |
|
| dc.date.submitted |
2000 |
pt_BR |
| dc.identifier.other |
171570 |
pt_BR |
| dc.identifier.uri |
http://repositorio.ufsc.br/xmlui/handle/123456789/78356 |
|
| dc.description |
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. |
pt_BR |
| dc.description.abstract |
A finalidade deste trabalho é a implementação em alto nível de uma rede de interconexão do tipo crossbar, customizada, para ser utilizada no Multicomputador Nó //. Para a implementação lógica utiliza-se a Linguagem de Descrição de Hardware - VHDL e para a implementação física, é previsto a utilização de Dispositivos Lógicos Programáveis (FPGA). Para o desenvolvimento utiliza-se o software MAX+PLUS II fornecido pela ALTERA, como Ambiente de Programação, depuração e simulação fornecidos pela ALTERA |
pt_BR |
| dc.format.extent |
x, [100] f.| il. + |
pt_BR |
| dc.language.iso |
por |
pt_BR |
| dc.publisher |
Florianópolis, SC |
pt_BR |
| dc.subject.classification |
VHDL (Linguagem descritiva de hardware) |
pt_BR |
| dc.subject.classification |
Programacao paralela |
pt_BR |
| dc.subject.classification |
Processamento paralelo (Computadores) |
pt_BR |
| dc.title |
Síntese em alto nível de uma rede de interconexão dinâmica para multicomputador |
pt_BR |
| dc.type |
Dissertação (Mestrado) |
pt_BR |
| dc.contributor.advisor-co |
Zeferino, Cesar Albenes |
pt_BR |
