|
Abstract:
|
A comunicação por rádio desempenha papel fundamental em missões espaciais baseadas em pequenos satélites, como os CubeSats desenvolvidos pelo SpaceLab da Universidade Federal de Santa Catarina (UFSC), nas quais a confiabilidade dos subsistemas de telecomunicação é essencial. Um dos principais desafios no desenvolvimento desses subsistemas é garantir que uma implementação em hardware, descrita em VHDL, reproduza corretamente o comportamento de um algoritmo previamente especificado em software, sobretudo quando o sistema é composto por múltiplos blocos encadeados e a verificação só ocorre ao final da integração completa, dificultando a localização de eventuais divergências. Para lidar com esse problema, este trabalho propõe e aplica uma metodologia de desenvolvimento baseada em golden model, na qual um sistema de Rádio Definido por Software (SDR) simplificado é primeiramente modelado e validado em Python, servindo como referência funcional para a reimplementação do receptor em linguagem de descrição de hardware (VHDL) destinada à execução em FPGA. Cada um dos sete blocos do receptor (demapeamento BPSK, detecção de syncword, descrambler LFSR, decodificação de Viterbi, verificação CRC-8, remoção de zero padding e deframer ) foi desenvolvido e validado de forma incremental e isolada, por meio de testbenches que reutilizam diretamente os vetores de estímulo e saída esperada gerados pelo modelo em Python, antes da integração no pipeline completo. A validação foi realizada por simulação comportamental no Vivado 2019.1, sem falhas registradas, e com recuperação correta de uma mensagem de teste pelo pipeline integrado. Os resultados obtidos demonstram que a metodologia baseada em golden model permite identificar e corrigir divergências de forma isolada em cada bloco, reduzindo o esforço de depuração na etapa de integração e contribuindo para o desenvolvimento de sistemas de comunicação digital mais confiáveis para aplicações embarcadas espaciais |
