|
Abstract:
|
O aumento exponencial do número de transistores integrados em uma mesma pastilha de silício, originando os chamados Circuitos Integrados (CIs) ou chips, dificulta a escalabilidade e a confiabilidade do fluxo de projetos Very-Large-Scale Integration (VLSI). Neste cenário, ferramentas de Electronic Design Automation (EDA) tornaram-se indispensáveis para viabilizar o desenvolvimento desses dispositivos. Com o aumento da complexidade dos projetos, é necessário que tais ferramentas sejam cada vez mais efetivas e eficientes para lidar com grandes espaços de busca em um curto período de tempo. O fluxo de EDA compreende diversas etapas, dentre as quais se destaca o posicionamento global, responsável por definir a posição física inicial de cada célula do circuito. Embora etapas posteriores do fluxo possam mover células novamente, o posicionamento global é um passo crucial no processo de projeto de um chip. Enquanto um posicionamento otimizado leva a uma melhor utilização de área, roteabilidade e menor atraso (e consequentemente maior frequência de clock), uma solução ineficiente pode comprometer o desempenho do chip e até inviabilizar sua fabricação. O objetivo deste trabalho é implementar, validar e analisar experimentalmente o algoritmo clássico de posicionamento global baseado em eletrostática, o ePlace, integrando-o ao fluxo de projeto do OpenROAD. |
