Tessera-Edge: Lightweight Framework Baseado em Componentes para aplicações embarcadas

DSpace Repository

A- A A+

Tessera-Edge: Lightweight Framework Baseado em Componentes para aplicações embarcadas

Show full item record

Title: Tessera-Edge: Lightweight Framework Baseado em Componentes para aplicações embarcadas
Author: Ribeiro, Eduardo Chedid Padilha
Abstract: O avanço da computação de borda (Edge Computing), impulsionado pela maior capacidade de processamento local dos microcontroladores, pela execução descentralizada de algoritmos de Inteligência Artificial (TinyML) e pelo processamento de dados sensoriais em tempo real sem dependência da nuvem, demanda maior flexibilidade de dispositivos embarcados, especialmente para viabilizar a adaptação contínua de sistemas autônomos operando em ambientes dinâmicos. Tradicionalmente, atualizações remotas (Over-The- Air - OTA) nesses sistemas exigem a regravação monolítica do firmware, resultando em indisponibilidade temporária (downtime) e perda de contexto operacional. Para mitigar essa limitação, este trabalho propõe o Tessera-Edge, um framework leve (lightweight) e baseado em componentes desenvolvido em MicroPython para o microcontrolador ESP32. A solução permite a atualização modular de arquivos em tempo de execução, transferindo estritamente os componentes modificados e preservando o estado de crenças do agente em uma memória global. A avaliação da solução seguiu a abordagem Design Science Research (DSRM), com o mapeamento de métricas operacionais frente às tecnologias consolidadas de mercado (Arduino Framework e ESP-IDF). Os experimentos demonstraram que o Tessera-Edge reduziu o tempo transcorrido de atualização para cerca de 68% em comparação ao Arduino Framework e 43% em relação ao ESP-IDF. Além disso, permitiu retomar a execução do componente modificado em apenas 64 ms, eliminando a necessidade de reinicialização completa de hardware, a qual consome latências de 185 ms e 360 ms no Arduino e no ESP-IDF, respectivamente. Conclui-se que o framework apresenta viabilidade arquitetural como prova de conceito, viabilizando a adaptação contínua algorítmica na borda sem a interrupção de tarefas concorrentes críticas.
Description: TCC (graduação) - Universidade Federal de Santa Catarina, Campus Araranguá, Engenharia de Computação.
URI: https://repositorio.ufsc.br/handle/123456789/273925
Date: 2026-06-23


Files in this item

Files Size Format View
TCC_ENC_v2___Eduardo_Chedid_%281%29.pdf 2.492Mb PDF View/Open

This item appears in the following Collection(s)

Show full item record

Search DSpace


Advanced Search

Browse

My Account

Statistics

Compartilhar