Projeto de um bloco acelerador em hardware para transformada do padrão de compressão do VVC
Author:
Marqueti, João Marcos
Abstract:
Arquitetura de hardware para compressão de vídeo utilizando a Transformada Discreta dos Cossenos II (DCT-II). O foco do trabalho foi na eficiência energética. A arquitetura otimizada projetada utiliza somas e deslocamentos para realizar multiplicações de matrizes, alcançando uma vazão mínima de 4K@60fps e uma potência estimada de 16.2 mW. O projeto foi validado com ferramentas Synopsys e a documentação gerada será disponibilizada para a comunidade acadêmica.
Description:
Seminário de Iniciação Científica e Tecnológica.
Universidade Federal de Santa Catarina.
Nome do Centro de Ensino.
Nome do Departamento do Orientador.
