Otimização de etapas do fluxo de síntese de circuitos integrados explorando técnicas de aprendizado de máquina

Repositório institucional da UFSC

A- A A+

Otimização de etapas do fluxo de síntese de circuitos integrados explorando técnicas de aprendizado de máquina

Mostrar registro simples

dc.contributor Universidade Federal de Santa Catarina pt_BR
dc.contributor.advisor Meinhardt, Cristina
dc.contributor.author Sandoval, Bernardo Borges
dc.date.accessioned 2023-09-09T22:26:47Z
dc.date.available 2023-09-09T22:26:47Z
dc.date.issued 2023-09-08
dc.identifier.uri https://repositorio.ufsc.br/handle/123456789/250701
dc.description Seminário de Iniciação Científica e Tecnológica. Universidade Federal de Santa Catarina. Centro Tecnológico. Departamento de Informática e Estatística. pt_BR
dc.description.abstract Predição da caracterização elétrica de portas lógicas pt_BR
dc.description.abstract Efeitos de radiação apresentam desafios no projeto de circuitos eletrônicos. A densidade elevada de transistores cada vez menores numa pequena área torna a avaliação de radiação um parâmetro chave no projeto de circuitos, principalmente em aplicações aeroespaciais. Tais aplicações também exigem eficiência energética. Portanto, é importante estudar o compor- tamento do circuito em diferentes tensões de alimentação. Este trabalho faz uma análise dos efeitos de radiação em alternativas de topologias para um circuito benchmark usando transistores FinFET 7 nm, focando em como o mapeamento lógico e a variabilidade afetam a susceptibilidade do circuito a falhas relacionadas à radiação. Cinco diferentes circuitos foram analisados com tensões na faixa de 0.7 V a 0.4 V. Foi adotada a métrica LETth para indicar a sensibilidade dos circuitos aos efeitos de radiação. A operação de circuitos abaixo de 0.5 V introduz 15% mais sensitividade nos circuitos avaliados. Os resultados mostram que explorar mapeamento lógico pode ser adotado para aumentar a robustez. A adoção de portas NAND2 ao invés de NOR2 na saída dos circuitos melhora a robustez em aproximadamente 38,6%. Além do mais, explorar o dimensionamento de transistores apenas nas portas mais sensíveis pode melhorar a robustez em até 69% com menor impacto em área que técnicas tradicionais de replicação de circuitos. Por ultimo, vimos que, dentro dos limites de variabilidade de processo comercialmente aceitos, a robustez do circuito pode variar em até uma ordem de magnitude, além de poder mudar qual o nodo mais sensível e até qual porta é mais robusta. pt_BR
dc.format.extent Vídeo pt_BR
dc.language.iso pt_BR pt_BR
dc.publisher Florianópoli, SC pt_BR
dc.subject PIBIC pt_BR
dc.subject INE pt_BR
dc.subject CTC pt_BR
dc.subject Radiação pt_BR
dc.subject ECL pt_BR
dc.title Otimização de etapas do fluxo de síntese de circuitos integrados explorando técnicas de aprendizado de máquina pt_BR
dc.type Video pt_BR
dc.contributor.advisor-co Schvittz, Rafael B.


Arquivos deste item

Arquivos Tamanho Formato Visualização
untitled.mp4 36.30Mb MPEG-4 video Visualizar/Abrir

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro simples

Buscar DSpace


Busca avançada

Navegar

Minha conta

Estatística

Compartilhar