|
Abstract:
|
A codificação de vídeo desempenha um papel fundamental em nossas vidas, permitindo a transmissão e reprodução de conteúdo visual de alta qualidade em uma variedade de dispositivos e plataformas. Neste trabalho de conclusão de curso, foi realizado o projeto de uma arquitetura de hardware dedicada que realiza a compensação de movimento affine do padrão de codificação de vídeo Versatile Video Coding (VVC). Tal arquitetura foi descrita em linguagem Verilog, verificada por meio de simulações com a ferramenta Siemens ModelSim e sintetizada com a ferramenta Synopsys Design Compiler para uma biblioteca standard cell comercial de 45 nm. Pela análise dos resultados da síntese, constatou-se que a arquitetura é capaz de processar vídeos em Full HD a 60 quadros por segundo ou em 4K UHD, a 24 quadros por segundo. Desta forma, este trabalho contribui para a pesquisa e o desenvolvimento de técnicas que podem ser usadas para acelerar a codificação de vídeo e reduzir a carga computacional dos sistemas de codificação. |
