Análise do uso de Convolutional Neural Networks Pré-treinadas para Previsão de Violações de Roteamento em Circuitos VLSI

Repositório institucional da UFSC

A- A A+

Análise do uso de Convolutional Neural Networks Pré-treinadas para Previsão de Violações de Roteamento em Circuitos VLSI

Mostrar registro simples

dc.contributor Universidade Federal de Santa Catarina pt_BR
dc.contributor.advisor Güntzel, José Luís Almada
dc.contributor.author Prado, José Daniel Alves do
dc.date.accessioned 2021-08-23T12:16:58Z
dc.date.available 2021-08-23T12:16:58Z
dc.date.issued 2021-08-22
dc.identifier.uri https://repositorio.ufsc.br/handle/123456789/226610
dc.description Seminário de Iniciação Científica e Tecnológica - Universidade Federal de Santa Catarina. Centro Tecnológico (CTC). Ciências da Computação. pt_BR
dc.description.abstract No nosso dia-a-dia, usamos diversos tipos de dispositivos eletrônicos, tais como smartphones, TVs, computadores, consoles de jogos etc, os quais utilizam chips com até bilhões de transistores. O projeto destes chips é um grande desafio e exige uma metodologia rígida, que segue um fluxo descendente, o qual inicia com a descrição do comportamento e, mediante o uso de softwares apropriados (chamados de ferramentas de EDA), vai agregando detalhes de implementação, até chegar em uma descrição que permite a fabricação. Este fluxo faz uso das chamadas standard cells, que são pedaços de layout que implementam funções lógicas básicas. Uma das etapas deste fluxo é o projeto físico. O projeto físico é subdividido em mais passos, dentre os quais podemos destacar o posicionamento e o roteamento. O posicionamento define as localizações das células na superfície do chip e o roteamento traça as conexões entre as células. Apesar da boa qualidade dos algoritmos de roteamento, a escolha de trilhas na superfície do chip por onde irão passar os segmentos de conexões pode acarretar violações no roteamento, as quais são chamadas de DRVs. A solução convencional para este problema seria refazer as conexões envolvidas nas DRVs. Porém, tal procedimento pode não resolver o problema, sendo necessário otimizar ou mesmo refazer o posicionamento, resultando em aumento do tempo de projeto. Trabalhos recentes encontrados na literatura propõem o uso de redes neurais convolucionais (CNNs) para prever a ocorrência de violações de roteamento ainda durante a etapa de posicionamento. Em particular, o modelo proposto por T.-C. Yu e colaboradores apresenta boa precisão nos circuitos-exemplo utilizados pelos autores. Assim, o objetivo deste trabalho de pesquisa consiste na reprodução do modelo de T.-C. Yu, seu treinamento para um conjunto público de circuitos de benchmark e na verificação acerca de sua capacidade de generalizar para outros circuitos. Ao final também pretende-se propor alterações no modelo original a fim de melhorar sua precisão. O trabalho ainda não gerou resultados concretos porque a infraestrutura experimental ainda se encontra em desenvolvimento. pt_BR
dc.format.extent Resumo + Vídeo pt_BR
dc.language.iso pt_BR pt_BR
dc.publisher Florianópolis pt_BR
dc.subject Electronic Design Automation (EDA) pt_BR
dc.subject Projeto Físico pt_BR
dc.subject Roteamento pt_BR
dc.subject Violações de Regras de Desenho (DRVs) pt_BR
dc.subject Redes Neurais Convolucionais (CNNs) pt_BR
dc.title Análise do uso de Convolutional Neural Networks Pré-treinadas para Previsão de Violações de Roteamento em Circuitos VLSI pt_BR
dc.type Video pt_BR


Arquivos deste item

Arquivos Tamanho Formato Visualização Descrição
Video_SIC.mp4 55.31Mb MPEG-4 video Visualizar/Abrir Vídeo explicativo do projeto de iniciação científica

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro simples

Buscar DSpace


Busca avançada

Navegar

Minha conta

Estatística

Compartilhar