Otimização de Etapas do Fluxo de Síntese de Circuitos Integrados Explorando Técnicas de Aprendizado de Máquina

Repositório institucional da UFSC

A- A A+

Otimização de Etapas do Fluxo de Síntese de Circuitos Integrados Explorando Técnicas de Aprendizado de Máquina

Mostrar registro completo

Título: Otimização de Etapas do Fluxo de Síntese de Circuitos Integrados Explorando Técnicas de Aprendizado de Máquina
Autor: Campos, Isac de Souza
Resumo: Circuitos integrados VLSI (Very Large Scale Integration) usando nanotecnologia requisi- tam novas metodologias de projeto e ferramentas de EDA (Electronic Desing Automation - Automação do projeto eletrônico) para lidar com os problemas decorrentes do processo de fabricação, tais como o aumento da complexidade das regras de projeto na etapa de manufa- tura. Neste trabalho são consideradas alternativas de algoritmos e estruturas de dados para a etapa de síntese lógica. Os métodos de síntese lógica desenvolvidas neste trabalho baseiam-se em técnicas de aprendizado de máquina, as quais vêm demonstrando potencial para conduzir a soluções algorítmicas relevantes na área.
Descrição: Apresentação do relatório de bolsista. Universidade Federal de Santa Catarina. INE. Ciência da Computação.
URI: https://repositorio.ufsc.br/handle/123456789/226504
Data: 2021-08-22


Arquivos deste item

Arquivos Tamanho Formato Visualização
Apresentação Relatório Bolsista.mp4 67.14Mb MPEG-4 video Visualizar/Abrir

Este item aparece na(s) seguinte(s) coleção(s)

Mostrar registro completo

Buscar DSpace


Busca avançada

Navegar

Minha conta

Estatística

Compartilhar