Análise experimental de técnicas de estimativa de potência baseadas em macromodelagem em nível RT

Abstract

A rápida evolução da tecnologia VLSI permitiu a integração de um sistema computacional completo em um único chip, conhecido como System-on-Chip (SoC), dedicado à execução de um conjunto de tarefas específicas de um dado domínio de aplicação. Simultaneamente, o crescimento da demanda por produtos portáteis fez da minimização de energia (potência) um objetivo crucial de projeto. Este crescimento, aliado à diminuição do time-to-market, requer ferramentas que capturem o consumo de energia (potência) o mais cedo possível no fluxo de projeto, para evitar a necessidade de re-projeto como resultado de uma detecção tardia de gargalos. Esta dissertação contribui com a extensão da assim-chamada biblioteca PowerSC (a qual é, por sua vez, uma extensão da biblioteca SystemC) para a estimativa de potência no nível RT. Seu foco principal é a análise experimental de quatro técnicas de macromodelagem (duas implementadas no escopo desta dissertação e duas no âmbito de trabalho correlato desenvolvido no mesmo ambiente). Não é do conhecimento do autor a existência de trabalho similar reportando a avaliação quantitativa de uma seleção representativa de técnicas de macromodelagem, implementadas sobre exatamente a mesma infra-estrutura, para uma análise comparativa justa. Os experimentos mostram que a modelagem unificada de funcionalidade e potência em SystemC é viável para exploração do espaço de projeto. Os resultados mostram que, em ferramentas comerciais, a caracterização de modelos pode ser até 34 × mais lenta do que em um fluxo unificado. As limitações identificadas nos macromodelos (resultando em erros de 3% a 837%) indicam que nenhum deveria ser usado como referência única. Em vez disso, propriedades dos sinais de entrada deveriam ser exploradas para escolher um modelo apropriado, apontando o caminho para uma nova abordagem multi-modelos, um tópico de pesquisa promissor.