Projeto de circuito CMOS para transferência de dados baseado em acoplamento indutivo

Abstract

Este trabalho tem como principal objetivo demonstrar o projeto de um circuito para comunicação por acoplamento indutivo entre dois chips empilhados com alta taxa de dados. A comunicação é estabelecida por acoplamento magnético de um par de indutores, sendo um integrado no chip transmissor e outro no receptor. Os chips são empilhados no arranjo face-com-verso, fixados por um adesivo. A distância de comunicação é aproximadamente 325 µm, essencialmente a soma das espessuras do adesivo e do substrato de um chip na tecnologia CMOS 180 nm utilizada. Os principais blocos do sistema são o circuito transmissor, o receptor e o acoplamento indutivo, o próprio par de indutores. Os indutores projetados ocupam (350 x 350) µm² cada e, a partir de simulações eletromagnéticas, são extraídos parâmetros elétricos dos indutores, formando-se um modelo lumped do acoplamento. O transmissor projetado utiliza a topologia de capacitor de desacoplamento, que possibilita uma significativa redução na potência dissipada devido à ausência de consumo de potência estática. As características dinâmicas desta topologia são analisadas e uma metodologia de projeto é proposta. Em simulações pós-layout, o transmissor consome 2,3 pJ/bit à taxa de 5 Gbps. Excluindo-se o indutor, o circuito transmissor ocupa (104,3 x 114,6) µm². O projeto do bloco receptor adota o esquema de recuperação de dados assíncrono, viabilizando a operação em altas taxas de dados. Devido ao baixo fator de acoplamento magnético, alguns estágios de amplificação são necessários para que os dados sejam recuperados, penalizando a eficiência energética do sistema, que alcança 2,6 pJ/bit. No contexto da aplicação, a operação em alta taxa de dados por distância relativamente longa representa um desafio. O receptor ocupa uma área de (31,9 x 14,26) µm², desconsiderando-se o indutor. O sistema foi validado através de simulações envolvendo variações de processo, temperatura e tensão de alimentação, demonstrando robustez satisfatória. Este último cenário pode inclusive ser explorado para economia de energia. Findadas as checagens de regras de desenho e de esquemático versus layout, o projeto foi finalmente enviado para fabricação.

Abstract: The main goal of this work is to demonstrate the design of a circuit for communication through inductive coupling between two stacked chips with a high data rate. The communication is established through magnetic coupling of a pair of inductors, one integrated into the transmitter chip and the other into the receiver. The chips are stacked in a face-to-back arrangement, glued by an adhesive. The communication distance is approximately 325 µm, essentially the sum of the adhesive and substrate thickness of a chip in the 180 nm CMOS technology used. The main building blocks of the system are the transmitter circuit, the receiver, and the inductive coupling, the pair of inductors itself. The designed inductors occupy (350 x 350) µm² each and, from electromagnetic simulations, some electrical parameters of the inductors are extracted, composing a lumped model of the coupling. The designed transmitter uses the decoupling capacitor topology, which allows for a significant reduction in the dissipated power due to the absence of static power consumption. The dynamic characteristics of this topology are analyzed and a design methodology is proposed. In post-layout simulations, the transmitter consumes 2.3 pJ/bit at a rate of 5 Gbps. Excluding the inductor, the transmitter circuit occupies (104.3 x 114.6) µm². The design of the receiver block adopts the asynchronous data recovery scheme, enabling the operation at high data rates. Due to the low magnetic coupling factor, some amplification stages are necessary for the data to be recovered, penalizing the energy efficiency of the system, which reaches 2.6 pJ/bit. In the application context, operating at a high data rate over a relatively long distance poses a challenge. The receiver occupies an area of (31.9 x 14.26) µm², disregarding the inductor. The system was validated through simulations involving process, temperature, and supply voltage variations, showing satisfactory robustness. This last scenario can also be explored for a reduction in power consumption. Once the design rules and schematic versus layout checks were completed, the project was finally sent to manufacturing.