Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA

Abstract

O Fluxo de Transporte (Transport Stream - TS) MPEG-2 é um formato amplamente utilizado em sistemas de TV Digital para a transmissão de áudio, vídeo e informações relacionadas a programa. Entre outras informações, um fluxo de transporte carrega uma referência de tempo, conhecida como Referência de Relógio de Programa (Program Clock Reference - PCR), a qual é um retrato do relógio de 27 MHz do sistema. Esta informação permite a recuperação do relógio nos receptores, o qual garante a correta apresentação do conteúdo e até mesmo controla interfaces de saída. Porém, se o tempo de chegada dos pacotes de transporte variar durante a transmissão ou o processamento, tal cenário pode levar a erros no relógio do sistema, o que é conhecido como jitter. Os métodos tradicionais para a correção da informação do relógio de programa normalmente são baseadas em contadores/acumuladores de 27MHz com ponto flutuante, porém, não mitigam o jitter de PCR completamente. Métodos mais recentes usam contador/acumulador controlado por semáforo, e até mesmo propõem um esquema de adaptação de taxa integrada à correção da referência de relógio, a qual resulta em baixos níveis de jitter na saída. Além disto, não há estudos a respeito da implementação dos métodos controlados por semáforo em processadores de fluxo de transporte. Com isto, o presente trabalho propõe uma metodologia para implementação em FPGA, utilizando linguagem de descrição de hardware. Os resultados obtidos validam o uso dos métodos controlados por semáforo e mostram que a estrutura proposta é efetiva, com o benefício de eliminar efeitos de metaestabilidade.<br>

Abstract: The MPEG-2 Transport Stream is a standard format commonly used in digital TV systems for conveying audio, video and program-related information. Among other data, a transport stream also encapsulates a timing reference, known as program clock reference, which is a snapshot of the 27 MHz system clock. This information allows clock recovery in receivers, which provides correct content presentation and even drives output interfaces. However, if the arrival time of transport packets change during transmission or processing, such a scenario may lead to system clock errors, which is known as jitter. Traditional methods for correcting the program clock reference information are normally based on 27 MHz counters/floating-point accumulators and do not completely mitigate jitter. More recent methods use a semaphore-controlled counter/accumulator and even propose a joint adaptation and clock reference correction, which result in low jitter levels at the output. Nevertheless, there is no study concerning the implementation of semaphore-controlled methods in transport stream processors. Given that, the present work proposes an implementation methodology for FPGA, using hardware description language. The related results validate the use of semaphore-controlled methods and show that the proposed structure is effective, with the benefit of avoiding metastability effects.