

VOLNEY COELHO VINCENCE

**AMPLIFICADOR OPERACIONAL CMOS
CLASSE AB
PARA BAIXA TENSÃO DE ALIMENTAÇÃO**

**FLORIANÓPOLIS
2004**

UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA
ELÉTRICA

AMPLIFICADOR OPERACIONAL CMOS
CLASSE AB
PARA BAIXA TENSÃO DE ALIMENTAÇÃO

Tese submetida à
Universidade Federal de Santa Catarina
como parte dos requisitos para a
obtenção do grau de
Doutor em Engenharia Elétrica

VOLNEY COELHO VINCENCE

Florianópolis, fevereiro de 2004.

AMPLIFICADOR OPERACIONAL CMOS CLASSE AB PARA BAIXA TENSÃO DE ALIMENTAÇÃO

Volney Coelho Vincence

‘Esta Tese foi julgada adequada para obtenção do Título de Doutor em Engenharia Elétrica, Área de Concentração em *Sistemas de Informação*, e aprovada em sua forma final pelo Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Santa Catarina.’

Prof. Márcio Cherem Schneider, Dr.
Orientador

Prof. Jefferson Luiz Brum Marques, Ph.D.
Coordenador do Programa de Pós-Graduação em Engenharia Elétrica

Banca Examinadora:

Prof. Márcio Cherem Schneider, Dr.
Presidente

Prof. Carlos Galup Montoro, Dr.

Prof. Antônio Carlos Moreirão de Queiroz, Dr.

Jung Hyun Choi, Dr.

Prof. Sidnei Noceti Filho, Dr.

A Deus, pela minha existência.
Aos meus pais, pela minha educação.
A minha esposa Janete, que sempre me
incentivou no meu trabalho.
Aos meus filhos, pela compreensão
de ter perdido tanto tempo de
convivência com eles.

Agradecimentos

Ao professor Márcio Cherem Schneider, pela excelente orientação e por toda experiência que me transmitiu.

Ao professor Carlos Galup-Montoro, pela colaboração e pela boa vontade nas revisões e muitas vezes na co-orientação.

Aos meus colegas do departamento DEE-UDESC que deram suporte à minha saída para o doutorado.

Ao pessoal do LCI, Laboratório de Circuito Integrado, em especial ao Prodanov, Luiz Cleber e Spiller, pelo companheirismo e pela colaboração.

Ao meu amigo Éder e aos seus pais, pelo apoio na minha permanência em Florianópolis.

À CAPES e ao CNPq, pelo apoio financeiro à ciência no Brasil.

A todos, que direta ou indiretamente, tenham colaborado para a realização deste.

Resumo da Tese apresentada à UFSC como parte dos requisitos necessários para a obtenção do grau de Doutor em Engenharia Elétrica.

AMPLIFICADOR OPERACIONAL CMOS CLASSE AB PARA BAIXA TENSÃO DE ALIMENTAÇÃO

Volney Coelho Vincence

Fevereiro/2004

Orientador: Márcio Cherem Schneider.

Área de Concentração: Sistemas de informação.

Palavras-chave: Amplificador operacional, Baixa-tensão, Amplificadores classe AB, MOSFET chaveado.

Número de Páginas: 106.

Esta dissertação apresenta um trabalho na área de circuitos analógicos CMOS para baixa tensão. As principais contribuições deste trabalho são uma estratégia de polarização de estágios cascode para qualquer nível de inversão e uma nova estrutura de amplificador classe AB. O enfoque deste trabalho é o projeto de amplificadores operacionais (ampops) para utilização na tecnologia MOSFET chaveado (SM) operando com baixa tensão de alimentação (menor que 1,5V). O texto apresenta uma rápida introdução nas técnicas de circuitos amostrados. Em seguida, são apresentadas diferentes formas de implementar amplificadores classe AB de um e de dois estágios mostrando as vantagens e desvantagens. Na seqüência, são discutidas técnicas de polarização de estruturas cascode operando com baixa tensão de alimentação. É proposta uma técnica de polarização para diferentes níveis de inversão. Finalmente, uma nova estrutura de amplificador classe AB é implementada empregando circuito seletor de corrente mínima. Os resultados simulados e experimentais são apresentados para validar ambos, a técnica de polarização para estruturas cascode e o amplificador classe AB.

Abstract of Thesis presented to UFSC as a partial fulfillment of the requirements for the degree of Doctor in Electrical Engineering.

CLASS AB CMOS OPERATIONAL AMPLIFIER FOR LOW-VOLTAGE SUPPLY

Volney Coelho Vincence

February/2004

Advisor: Márcio Cherem Schneider.

Area of Concentration: Information Systems.

Keywords: Operational amplifier, Low-voltage, Class AB amplifiers, Switched-MOSFET.

Number of Pages: 106.

This dissertation presents a work in the area of low-voltage CMOS analogue circuits. The main contributions of this work are a biasing strategy to cascode stages for any inversion level and a new structure of class AB operational amplifier. The focus of this work is the design of operational amplifiers (opamps) used in the switched MOSFET technology (SM) operating at low-voltage supply (smaller than 1.5V). The text presents a brief introduction of sampled-data circuits. The basic circuit of SM technique, the "Sample-Hold " is shown, and the influence of the opamp on the performance of the "Sample Hold" is emphasized. Next, different ways to implement single-stage and two-stage class AB amplifiers are presented. In the sequence, techniques for biasing cascode structures operating at low-voltage supply are discussed. The biasing technique is valid for any inversion level. Finally, a new structure of class AB amplifier is carried out using a minimum current selector circuit. Simulation and experimental results are presented to validate both, the biasing technique for cascode structure and the class AB amplifier.

Sumário

<i>Lista de figuras</i>	<i>xv</i>
<i>Lista de tabelas</i>	<i>xix</i>
<i>Lista de símbolos</i>	<i>xxi</i>
Capítulo 1 <i>Introdução</i>	<i>1</i>
1.1 - Baixa tensão de alimentação	1
1.2 - Técnicas de circuitos amostrados	3
1.3 - Amplificadores operacionais para baixa tensão de alimentação	8
1.4 - Conclusões	9
Capítulo 2 <i>Amplificadores operacionais classe AB para baixa tensão</i>	<i>11</i>
2.1 - Introdução	11
2.2 - Amplificadores classe AB de um estágio	11
2.2.1 - Transistores cruzados	11
2.2.2 - Polarização adaptativa	12
2.3 - Amplificadores classe AB de dois estágios	13
2.3.1 - Controle classe AB sem realimentação	15
2.3.1.1 - Fonte de tensão flutuante	15
2.3.1.2 - Circuito usando malha translinear	16
2.3.1.3 - Espelho de corrente	18
2.3.2 - Controle classe AB realimentado	19
2.3.2.1 - Pseudo-seguidor de fonte	20
2.3.2.2 - Com circuito de realimentação de modo comum - CMFB	20
2.3.2.3 - Malha translinear	21
2.3.2.4 - Circuito de corrente mínima	23
2.3.3 - Estruturas para cargas resistivas extremamente baixas	19
2.4 - Conclusões	26
Capítulo 3 <i>Circuito de polarização para cascode MOS</i>	<i>29</i>
3.1 - Introdução	29
3.2 - A tensão de saturação	30
3.3 - A resistência de saída do estágio cascode	32
3.4 - A rede de polarização	33
3.5 - Resultados experimentais	35

3.6 - Conclusões.....	37
Capítulo 4 <i>Amplificador Classe AB proposto</i> _____	39
4.1 - Introdução.....	39
4.2 - Circuito seletor de corrente mínima - CSCM.....	39
4.3 - Estrutura proposta do amplificador.....	45
4.4 - Leiaute do amplificador e do circuito "Sample/Hold"	53
4.5 - Resultados experimentais	56
4.5.1 - Medição da característica de transferência DC do ampop em malha aberta.....	57
4.5.2 - Medição das correntes das fontes de alimentação do ampop em malha fechada.....	58
4.5.3 - Medição da característica AC do ampop em malha aberta	60
4.5.4 - Medição da resposta transiente	62
4.5.5 - Teste do circuito "Sample/Hold"	63
4.6 - Conclusões	65
Capítulo 5 <i>Conclusões e trabalhos futuros</i> _____	67
5.1 Conclusões	67
5.2 Trabalhos futuros	67
<i>Anexo 1 – Equações do circuito de polarização do estágio cascode</i> _____	69
<i>Anexo 2 – Circuito de corrente mínima</i> _____	73
<i>Anexo 3 – Análise em frequência do amplificador classe AB de dois estágios</i> _____	77
<i>Anexo 4 – Alguns parâmetros do ampop e do circuito S/H</i> _____	87
<i>Referências bibliográficas</i> _____	99
<i>Trabalhos publicados</i> _____	104

Lista de figuras

<i>Fig. 1.1. Estruturas de entrada e saída.</i>	2
<i>Fig. 1.2. Integrador não inversor usando capacitor chaveado.</i>	3
<i>Fig. 1.3. Espelho de corrente chaveado (Sample-Hold em modo corrente).</i>	4
<i>Fig. 1.4. Espelho de corrente utilizado na técnica SM.</i>	5
<i>Fig. 1.5. Célula básica (Sample-Hold) da metodologia MOSFET chaveado</i>	6
<i>Fig. 1.6. Corrente do transistor MOS com $V_S=V_X$.</i>	6
<i>Fig. 1.7. Geração da tensão de modo comum V_X.</i>	7
<i>Fig. 2.1. Amplificador classe AB de um estágio com transistores cruzados.</i>	12
<i>Fig. 2.2. Amplificador classe AB de um estágio com polarização adaptativa.</i>	12
<i>Fig. 2.3. Estágio de saída classe AB.</i>	14
<i>Fig. 2.4. Estágio de saída classe AB com fonte de tensão flutuante.</i>	15
<i>Fig. 2.5. Estágio de saída classe AB fonte flutuante com controle corrente mínima.</i>	16
<i>Fig. 2.6. Estágio de saída classe AB com malha translinear [23].</i>	17
<i>Fig. 2.7. Estágio de saída classe AB sem realimentação [24].</i>	17
<i>Fig. 2.8. Amplificador operacional classe AB sem realimentação [44].</i>	18
<i>Fig. 2.9. Estágio de saída classe AB com espelho de corrente [25].</i>	18
<i>Fig. 2.10. Amplificador classe AB com espelho de corrente [26].</i>	19
<i>Fig. 2.11. Saída classe AB realimentada.</i>	19
<i>Fig. 2.12. Saída classe AB pseudo seguidor de fonte.</i>	20
<i>Fig. 2.13. Saída classe AB com controle de modo comum [29].</i>	21
<i>Fig. 2.14. Estágio de saída classe AB com controle realimentado “folded mesh”[31].</i>	22
<i>Fig. 2.15. Estágio de saída classe AB com controle realimentado.</i>	22
<i>Fig. 2.16. Estágio de saída classe AB com controle mínima corrente [31].</i>	23
<i>Fig. 2.17. Estágio de saída classe AB com inversores CMOS [26].</i>	25
<i>Fig. 2.18. Estágio de saída classe AB com estrutura composta - fonte-comum/dreno-Comum [33].</i>	26
<i>Fig. 3.1. Estágios cascode.</i>	30
<i>Fig. 3.2. Circuito porta comum.</i>	31
<i>Fig. 3.3. Dependência da tensão de saturação com o nível de inversão.</i>	32
<i>Fig. 3.4. Topologia CCM.</i>	33
<i>Fig. 3.5. CCM para baixa tensão com circuito de polarização expandido.</i>	35
<i>Fig. 3.6. Relação entre razão de aspecto normalizada e nível de inversão.</i>	35

<i>Fig. 3.7. Detalhes experimentais da característica de saída do espelho de corrente em inversão fraca ($if=1$).</i>	36
<i>Fig. 3.8. Detalhes experimentais da característica de saída do espelho de corrente em inversão moderada ($if=10$).</i>	36
<i>Fig. 3.9 Detalhes experimentais da característica de saída do espelho de corrente em inversão forte ($if=100$).</i>	37
<i>Fig. 4.1. Característica de saída classe AB.</i>	40
<i>Fig. 4.2. Estrutura translinear.</i>	40
<i>Fig. 4.3. Característica de transferência normalizada simulada. ($I_S=170nA$).</i>	41
<i>Fig. 4.4. Característica de transferência normalizada simulada. ($I_S=170nA$).</i>	42
<i>Fig. 4.5. Característica de transferência normalizada prática. ($I_S=200nA$).</i>	42
<i>Fig. 4.6. Estrutura translinear modificada.</i>	43
<i>Fig. 4.7. Correntes de saída para um estágio de saída classe AB com CSCM.</i>	44
<i>Fig. 4.8. Princípio do amplificador compacto classe AB.</i>	45
<i>Fig. 4.9. Amplificador com controle classe AB corrente mínima.</i>	47
<i>Fig. 4.10. Circuito S/H em modo amostragem [10, 11].</i>	48
<i>Fig. 4.11. Característica AC do ampop classe AB. Simulada.</i>	51
<i>Fig. 4.12. Característica DC do amplificador S/H da Fig. 4.10.</i>	51
<i>Fig. 4.13. Resposta transiente do circuito S/H da Fig. 4.10.</i>	52
<i>Fig. 4.14. Blocos que compõem o leiaute.</i>	54
<i>Fig. 4.15. Leiaute das estruturas da Fig. 4.14.</i>	56
<i>Fig. 4.16. Leiaute do ampop classe AB.</i>	57
<i>Fig. 4.17. Característica de saída do transistor de carga.</i>	58
<i>Fig. 4.18. Circuito usado para determinar a característica DC.</i>	59
<i>Fig. 4.19. Circuito para determinar correntes de saída.</i>	60
<i>Fig. 4.20. Amplificador inversor.</i>	60
<i>Fig. 4.21. Característica DC das correntes das fontes de alimentação.</i>	61
<i>Fig. 4.22. Circuito usado para medir característica AC.</i>	62
<i>Fig. 4.23. Módulo da característica AC do amplificador da Fig. 4.22.</i>	63
<i>Fig. 4.24. Fase da característica AC do amplificador da Fig. 4.22.</i>	63
<i>Fig. 4.25. Amplificador inversor usado para testes transientes.</i>	64
<i>Fig. 4.26. Resposta transiente do amplificador inversor.</i>	64
<i>Fig. 4.27. Sinal senoidal de entrada e saída para o amplificador inversor.</i>	65
<i>Fig. 4.28. Circuito S/H+Conversores.</i>	65
<i>Fig. 4.29. Sinais de entrada e saída do S/H+Conversores.</i>	66
<i>Fig. 4.30. Sinais senoidais de entrada e saída do S/H+conversores.</i>	

<i>Freq. de clock de 50kHz.</i>	67
<i>Fig. A2.1. Circuito de controle classe AB.</i>	77
<i>Fig. A3.1. Modelo simplificado do amplificador proposto.</i>	80
<i>Fig. A3.2. Modelo transcondutor.</i>	83
<i>Fig. A3.3. Circuito Sample/Hold no modo amostragem.</i>	86
<i>Fig. A4.1. Densidade espectral do ruído em $V/\sqrt{\text{Hz}}$.</i>	92
<i>Fig. A4.2. Densidade espectral do ruído em dB.</i>	92
<i>Fig. A4.3. FFT da tensão de saída do S/H.</i>	93
<i>Fig. A4.4. Circuito usado para a simulação do PSRR.</i>	93
<i>Fig. A4.5. Ganho em malha aberta referida a alimentação V_{DD}.</i>	92
<i>Fig. A4.6. PSRR do ampop quanto à alimentação V_{DD}.</i>	94
<i>Fig. A4.7. Ganho de malha aberta referida a alimentação V_{SS}.</i>	95
<i>Fig. A4.8. PSRR do ampop quanto à alimentação V_{SS}.</i>	95
<i>Fig. A4.9. Simulação do CMRR do ampop classe AB.</i>	96
<i>Fig. A4.10. Impedância de saída do ampop em malha aberta.</i>	97
<i>Fig. A4.11. Impedância de saída do ampop em malha fechada (S/H).</i>	97

Lista de tabelas

<i>Tabela 4.1: Razões de aspecto e níveis de inversão dos transistores do amplificador classe AB.</i>	<u>50</u>
<i>Tabela 4.2: Características simuladas do ampop e do S/H.</i>	<u>53</u>
<i>Tabela 4.3: Descrição dos pinos do circuito da Fig. 4.15.</i>	<u>56</u>
<i>Tabela 4.4: Correntes da fonte de alimentação e tensão de modo comum.</i>	<u>58</u>
<i>Tabela 4.5: Correntes de dreno máximas e mínimas do transistor de teste.</i>	<u>58</u>
<i>Tabela 4.6: Tensão de offset e ganho DC das amostras.</i>	<u>59</u>

Lista de símbolos

CMOS	<i>Complementary Metal Oxide Semiconductor.</i>
SRN	<i>Relação Sinal Ruído.</i>
MOS	<i>Metal Oxide Semiconductor.</i>
SC	<i>Capacitor chaveado.</i>
SI	<i>Corrente chaveada.</i>
S/H	<i>Sample-and-Hold.</i>
SM	<i>MOSFET chaveado.</i>
MOSFET	<i>Metal oxide Semiconductor Field Effect Transistor.</i>
GBW	<i>Frequência de ganho unitário ou produto ganho banda. [rad/s]</i>
BW	<i>Banda passante.</i>
SR	<i>Slew-Rate.</i>
CMFB	<i>Realimentação de modo comum.</i>
CCM	<i>Espelho de corrente cascode.</i>
Self-CCM	<i>Espelho de corrente cascode auto polarizado.</i>
LV-CCM	<i>Espelho de corrente cascode baixa tensão.</i>
ACM	<i>Advanced compact model.</i>
CSCM	<i>Circuito seletor de corrente mínima.</i>
rtr	<i>rail-to-rail.</i>
THD	<i>Distorção harmônica total.</i>
PSRR	<i>Razão de rejeição a fonte de alimentação.</i>
CMRR	<i>Razão de rejeição de modo comum.</i>

CAPÍTULO 1

INTRODUÇÃO

Nos últimos anos muitos esforços têm sido despendidos para a redução da tensão de alimentação e da potência consumida pelos circuitos mistos analógico-digital CMOS [1], principalmente devido ao aumento do uso de equipamentos portáteis alimentados por baterias. A contínua redução do tamanho dos elementos também requer redução da tensão de alimentação por razões de confiabilidade. Outra razão para a redução da tensão e da potência é o aumento da densidade de componentes na mesma pastilha. Uma pastilha de silício pode somente dissipar uma limitada quantidade de potência por unidade de área; assim, o aumento da densidade de componentes permite mais funções eletrônicas por unidade de área, mas requer redução de potência.

1.1 Baixa tensão de alimentação

Em circuitos digitais, a redução na fonte de alimentação implica em redução no consumo de potência (em uma aproximação de primeira ordem, a potência média consumida é proporcional ao quadrado da tensão de alimentação) sem afetar significativamente o desempenho relativo à identificação dos níveis lógicos. Já em circuitos analógicos, a redução da tensão de alimentação não implica necessariamente em redução da potência consumida. De fato, a redução na alimentação pode ou não reduzir o consumo de potência, dependendo das mudanças necessárias para manter o desempenho do circuito. Por exemplo, para um integrador usando técnica transcondutor-C [2], o produto da relação sinal ruído SNR pela banda passante BW é dado por:

$$SNR.BW = \frac{V_{pp}^2 \cdot gm}{8kT} \quad (1.1)$$

onde V_{pp} é a tensão pico a pico de entrada, gm é a transcondutância do elemento ativo, k é a constante de Boltzmann e T é a temperatura em Kelvin. Na maioria dos casos, o escalamento da tensão de alimentação por um fator “ a ” requer uma redução proporcional da

variação de sinal V_{pp} . A manutenção do produto da banda passante pela relação sinal-ruído é somente possível se a transcondutância gm for aumentada por um fator “ a^2 ”. Se o elemento ativo é um transistor bipolar (ou um transistor MOS em inversão fraca), sua transcondutância pode somente ser aumentada por um aumento da corrente de polarização I pelo mesmo fator “ a^2 ”. Desta forma, a potência é aumentada por “ a ”.

Em projetos de sistemas mistos de baixa tensão e baixa potência, os circuitos analógicos são os que apresentam maiores limitações. Neste trabalho, os amplificadores operacionais (ampops), as chaves analógicas e os transistores MOS operando na região linear são os principais elementos utilizados.




Fig. 1.1: Estruturas de entrada e saída: (a) diferencial de entrada, (b) fonte comum de saída.

Para os amplificadores operacionais convencionais [3], a redução na tensão de alimentação reduz a excursão do sinal. No estágio diferencial de entrada, Fig. 1.1(a), a tensão de modo comum máxima está na faixa de $V_{DD} - (|V_{GS}| + V_{DSsat})$ enquanto que para o estágio de saída a tensão de alimentação mínima é igual a duas vezes a tensão de saturação mais a variação de tensão necessária na saída, Fig 1.1(b).

Outro problema advindo da operação à baixa tensão de alimentação ocorre nas chaves CMOS. A resistência da chave é dependente da tensão de alimentação e do sinal a ser transmitido pela chave. Nas técnicas convencionais, com a redução da tensão de alimentação aparece um "gap" de condução, isto é, onde a condutividade é zero. A técnica abordada neste trabalho impõe uma tensão fixa na chave que está fora do “gap” de condução. Existem duas formas convencionais de evitar o “gap” de condução em chaves de circuitos baixa tensão. A primeira, é através de variações tecnológicas para a redução da tensão de limiar (V_T) [4-6]; no entanto, esta solução aumenta significativamente o custo de fabricação. Uma outra forma é através do uso, por exemplo, de um conversor DC-DC

interno para aumentar a tensão interna [3, 7]. No entanto, esta solução não tolera escalamento da tecnologia; além disto, o uso de tensões elevadas em tecnologias submicrométricas avançadas traz problemas de confiabilidade [3].

1.2 Técnicas de circuitos amostrados

Na seqüência são discutidas técnicas de circuitos amostrados a capacitor chaveado e a corrente chaveada, enfatizando-se os problemas para operação com baixa tensão de alimentação. Posteriormente, é apresentada a técnica de MOSFET chaveado, adequada para operar a baixa tensão de alimentação.

Existem basicamente duas técnicas de circuitos amostrados. A primeira utiliza ampops, chaves MOS e capacitores lineares de precisão. Nas últimas duas décadas esta técnica, conhecida como capacitor chaveado (SC), tem recebido maior atenção em circuitos amostrados apresentando alta precisão e baixa distorção. Um dos blocos básicos dos circuitos SC é o integrador não inversor, Fig. 1.2.




Fig. 1.2: Integrador não inversor usando capacitor chaveado.

Uma das principais desvantagens desta técnica, quando operando em baixa tensão, é o fato de que S_1 pode vir a operar dentro da faixa do “gap” de condução. Uma possibilidade para contornar este problema é empregar a técnica ampop chaveado [3]. Nesta técnica, a chave crítica S_1 é eliminada, e sua função é realizada ligando ou desligando o ampop que substitui esta chave. Contudo, o transiente introduzido pelo chaveamento da alimentação do ampop aumenta o tempo de estabilização requerido, e desta forma, reduz a velocidade do circuito.

A segunda técnica de circuitos amostrados, introduzida no final dos anos 80, é chamada de corrente chaveada (SI) [8, 9] e tem como célula básica o espelho de corrente chaveado operando como um circuito “sample/hold”, Fig. 1.3.

O processamento de sinais amostrados requer quatro operações básicas: adição, multiplicação, inversão e atraso. Para realizar o atraso, é necessário memorizar a informação sobre a corrente. No circuito da Fig. 1.3, a corrente é armazenada como uma tensão no capacitor de porta de M1. Quando Ms é fechada as correntes de dreno de M1 e M2 (supostos em saturação) são iguais, isto é, a corrente de saída segue a corrente de entrada (amostra). Quando Ms é aberta a corrente de dreno de M2 é mantida constante em seu valor anterior. Este espelho de corrente chaveado é conhecido como “Sample-Hold” em modo corrente ou célula de meio atraso (half delay cell).




Fig. 1.3: Espelho de corrente chaveado (Sample-Hold em modo corrente).

O circuito convencional SI (corrente chaveada) da Fig 1.3 apresenta algumas limitações, tais como descasamento entre os transistores MOS, impedância de saída finita e injeção de cargas da chave Ms. Todas estas fontes de erro limitam o desempenho do circuito S/H. A principal vantagem da técnica SI comparada com a SC é que a primeira não necessita de ampops. Entretanto, ela apresenta o mesmo problema da técnica SC do “gap” nas chaves MOS operando com baixa tensão. Apesar de ser aparentemente mais simples que a técnica SC, a técnica SI não se tornou um padrão industrial pelo fato de não ter performance tão boa quanto a SC, alta precisão e baixa distorção. Veremos a seguir a técnica MOSFET chaveado que utiliza chaves polarizadas fora do “gap” de condução.

Uma técnica recente de sinais amostrados para baixa tensão foi apresentada em [10, 11]. Trataremos aqui esta técnica como MOSFET chaveado (SM). Sua grande vantagem é operar sob tensão constante, o que permite operar com as chaves fora do “gap” de condução, e com baixa tensão de alimentação. A célula básica deste método é o espelho de corrente, mostrado na Fig. 1.4.




Fig. 1.4: Espelho de corrente utilizado na técnica SM [10, 11].

Na análise seguinte serão supostos ampop ideal e transistores M1 e M2 casados. As razões de aspecto de M1 e M2, $(W/L)_1$ e $(W/L)_2$, respectivamente. Os ampop forçam as tensões nas entradas inversoras a serem iguais a V_X . A tensão no dreno de M1 e M2 é V_X . As portas estão em V_{DD} e o substrato de ambos ligados a terra. Portanto os dois transistores estão submetidos aos mesmos potenciais nos seus terminais, logo:

$$\frac{I_o}{I_{in}} = -\frac{(W/L)_2}{(W/L)_1} \quad (1.2)$$

o que caracteriza um espelho de corrente inversor de ganho $(W/L)_2/(W/L)_1$. Como desvantagem deste tipo de estrutura pode-se citar que ela está sujeita às limitações do ampop utilizado.

O bloco “Sample/Hold” (S/H) para MOSFET chaveado, Fig. 1.5, é obtido a partir do espelho de corrente da Fig. 1.4. As chaves operam com tensão de modo comum constante V_X , evitando assim o gap de condução. O capacitor C_H não precisa ser necessariamente linear. Quando a chave está fechada o capacitor C_H é carregado com uma tensão V_O cujo valor depende da corrente de entrada I_{in} , dos parâmetros do transistor e da tensão de porta dos transistores. A corrente de saída é tal que $I_o = -\beta i_{in}$ onde $\beta = (W/L)_2/(W/L)_1$. Quando a chave ϕ abre, a tensão V_O é mantida sobre o capacitor e a corrente é sustentada na saída.




Fig. 1.5: Célula básica (Sample-Hold) da metodologia MOSFET chaveado.

A tensão V_X deve ser adequadamente escolhida, tal que, evite o gap de condução das chaves e ao mesmo tempo, torne os transistores de carga capazes de conduzir correntes com excursão simétrica máxima quando a saída do S/H excursionar até os limites da alimentação (rail-to-rail). Conforme pode ser observado na Fig. 1.6, existe um valor de V_X , para o qual, esta excursão é possível.




Fig. 1.6: Corrente do transistor MOS com $V_S = V_X$.

Para determinar este valor de V_X vamos considerar a corrente de dreno do transistor MOS [34, 35], em inversão forte, dada por:

$$I_D = I_S \left[\left(\frac{V_P - V_S}{\phi_t} \right)^2 - \left(\frac{V_P - V_D}{\phi_t} \right)^2 \right] \quad (1.3)$$

onde $I_S = \mu_n C'_{ox} \frac{\phi_t^2}{2} n \frac{W}{L}$ é a corrente de normalização, ϕ_t é a tensão termodinâmica, n é o fator de inclinação, W/L é a razão de aspecto, $V_P = (V_G - V_T)/n$ é a tensão de “pinch-off” [34, 35], V_T é a tensão limiar e V_D , V_S , V_G são as tensões de dreno, fonte e porta referenciadas na tensão do substrato.

Considerando um dos extremos da excursão de tensão na saída do S/H, Fig. 1.5, quando $V_O = V_{DD}$, o transistor de carga M2 entra na região de saturação com $V_G = V_{DD}$, $V_S = V_X$ e $V_D = V_P$, assim:

$$I_{D\max} \Big|_{V_O=V_{DD}} = I_S \left((V_P - V_X) / \phi_t \right)^2 \quad (1.4)$$

No outro extremo quando $V_O = 0V$, o transistor de carga M2 sai da saturação, dependendo do valor de V_X , com $V_G = V_{DD}$, $V_S = 0V$ e $V_D = V_X$, assim:

$$I_{D\max} \Big|_{V_O=V_{DD}} = I_S \left[(V_P / \phi_t)^2 - ((V_P - V_X) / \phi_t)^2 \right] \quad (1.5)$$

Igualando as equações (1.4) e (1.5), obtém-se o valor da tensão de modo comum V_X , equação (1.6). Esta equação satisfaz a condição de máxima excursão simétrica para a corrente na carga (transistor M2) do circuito S/H da Fig. 1.5.

$$V_X = V_P \left(1 - \frac{1}{\sqrt{2}} \right) \quad (1.6)$$

Substituindo a equação (1.6) na equação (1.4) ou (1.5) encontramos a equação (1.7) que representa o valor máximo simétrico da corrente de dreno do transistor de carga.

$$I_{D\max} = \frac{I_S}{2\phi_t} V_P^2 \quad (1.7)$$

A Fig. 1.7 mostra uma associação série de dois transistores idênticos MA e MB [36]. Este circuito é capaz de fornecer a tensão V_X necessária para polarizar a célula básica da Fig. 1.5. Este fato é fácil de comprovar se for observado que a corrente de dreno em MA e MB são iguais às correntes fornecidas nas equações (1.4) e (1.5), respectivamente.




Fig. 1.7: Geração da tensão de modo comum V_X .

1.3 Amplificadores Operacionais para baixa tensão de alimentação

Há várias classes de amplificadores. Nos amplificadores classe A, a corrente máxima de saída é igual à corrente quiescente e sua eficiência máxima é de 25%. Os amplificadores classe B unem alta corrente de saída com corrente quiescente quase zero onde a máxima eficiência é de 75%, porém, apresentam distorção de “crossover”. Um estágio de saída adequado é o fonte comum “push-pull” classe AB que apresenta bom compromisso entre distorção e dissipação quiescente, tendo resultados intermediários entre classe A e classe B. Os transistores de saída são polarizados com uma corrente quiescente pequena, a qual reduz distorção de crossover se comparado com classe B. A corrente máxima de saída é muito maior que sua corrente quiescente, o que melhora sua eficiência comparada com classe A. Existem outras classes de amplificadores, por exemplo classe D, que poderiam ser utilizados. No entanto, estes amplificadores são mais complexos que o classe AB.

Como já foi mencionado, o amplificador operacional (ampop) é fundamental na implementação de circuitos analógicos. As especificações do ampop para baixa tensão de alimentação são fixadas neste trabalho, tomando como referência o circuitos da técnica MOSFET chaveado aplicado na implementação de instrumentos de auxílio à audição. A célula básica da Fig.1.5 tem seu desempenho fortemente dependente das não idealidades do amplificador operacional. A resposta em frequência é afetada pelo produto ganho banda (GBW) e pelos efeitos capacitivos de entrada e saída do ampop. O offset do ampop gera um deslocamento DC na corrente de saída. O ruído do ampop e dos transistores M1 e M2 geram componentes de ruído na corrente de saída do circuito S/H. Desta forma, é evidente a necessidade de um amplificador operacional adequadamente projetado.

Na técnica a capacitor chaveado, a carga para o ampop é puramente capacitiva. Na técnica SM, o ampop tem como carga circuitos MOSFET-C com comportamento semelhante a um circuito RC. Desta forma, a saída do ampop deve ter capacidade de fornecer corrente para satisfazer a exigência da carga. Além disto, são requisitos:

- Baixa tensão e baixa potência;
 - Operação na configuração inversora sob tensão de modo comum constante;
 - Classe AB para reduzir o consumo de potência e evitar limitações na corrente necessária para alimentar as capacitâncias de saída;
-

-
- Excursão máxima de tensão e corrente na saída. A tensão de saída deve variar até os limites dados pelas fontes de alimentação, “rail-to-rail” (rtr);
 - Tempo de estabilização dentro dos limites estabelecidos pela técnica para uma dada aplicação.

1.4 Conclusões

Neste capítulo mostrou-se a necessidade de desenvolver dispositivos que sejam eficientes quanto ao consumo de potência e flexibilidade de integração conjunta de circuitos analógicos e digitais. Foram apresentados os problemas que aparecem quando a tensão de alimentação é reduzida. Algumas soluções são sugeridas. As técnicas de circuitos chaveados foram introduzidas dando ênfase para os circuitos MOSFET's chaveados. Procurou-se identificar as especificações para o projeto de um amplificador operacional adequado a esta técnica. A estrutura classe AB atende aos requisitos de operação com baixa tensão e baixo consumo de potência e pode ser aplicada em circuitos chaveados.

No próximo capítulo será feito um levantamento dos amplificadores operacionais classe AB que são encontrados na literatura. Serão abordados amplificadores de um e de dois estágios, realimentados e sem realimentação podendo ainda ter a manutenção da corrente mínima nos transistores de saída. No capítulo 3, aparece a primeira contribuição deste trabalho. Neste capítulo será desenvolvida uma metodologia de polarização, para qualquer nível de inversão de corrente, adequada para estágios cascode que possibilitam máxima excursão do sinal de saída. No capítulo 4, são apresentadas duas contribuições importantes. A primeira é o desenvolvimento de uma nova estrutura translinear fundamentada no circuito seletor de corrente mínima. A segunda é uma estrutura de amplificador operacional classe AB simples de baixo consumo e próprio para aplicações com baixa tensão de alimentação. Neste mesmo capítulo são mostrados os resultados simulados e práticos da nova estrutura. No capítulo 5 estão as conclusões finais.

CAPÍTULO 2

AMPLIFICADORES OPERACIONAIS CLASSE AB PARA BAIXA TENSÃO

2.1 Introdução

Neste capítulo é apresentado o resultado do levantamento bibliográfico sobre amplificadores classe AB. Os amplificadores são relacionados quanto ao número de estágios, isto é, de um estágio com controle da operação classe AB sendo realizado no par diferencial e com mais de um estágio com controle fora do par diferencial de entrada. A ênfase maior é dada aos amplificadores de dois estágios que podem ser realimentados ou não realimentados e que não tenham transistores com os V_{GS} 's empilhados. Por último, são apresentados os amplificadores com características especiais para operação com cargas resistivas de valores muito baixo, na faixa de centenas de ohms.

2.2 Amplificadores classe AB de um estágio

Nesta seção são apresentadas duas formas de implementar amplificadores classe AB de um estágio. A primeira realiza a operação classe AB através do cruzamento entre os transistores do par diferencial. A segunda, através da polarização adaptativa do par diferencial.

2.2.1 Transistores cruzados

Os amplificadores classe AB com transistores cruzados [15-17], são realizados através do cruzamento entre os transistores do par diferencial, Fig. 2.1, A corrente máxima de saída não estará limitada pela fonte de corrente de polarização. Se forem escolhidas razões de aspecto elevadas para M1 e M2 pode-se atingir correntes elevadas de saída. Os transistores M1 e M2 formam o estágio transcondutor básico com entrada classe AB. Quando V_{in1} é maior que V_{in2} , M1 conduz e M2 tende a cortar rapidamente levando sua corrente para zero. O aumento de I_l não depende da corrente quiescente I_l , sendo que I_{lmax} é

muito maior que I . No ciclo positivo, V_{in1} é maior que V_{in2} e $I_o = I_1$. No ciclo negativo, V_{in1} é menor que V_{in2} e $I_o = -I_2$. Os transistores M1 e M2 conduzem somente um pouco mais que a metade de cada ciclo, caracterizando operação classe AB. Esta estrutura não é apropriada para aplicações com baixa tensão de alimentação, pois precisa de pelo menos $2V_{GS} + 2V_{DSsat}$ de alimentação.




Fig. 2.1: Amplificador classe AB de um estágio com transistores cruzados.

2.2.2 Polarização adaptativa

Outra técnica de amplificação onde o controle classe AB é no estágio diferencial de entrada é conhecida como polarização adaptativa [12-14]. Callewaert et al [12], utiliza realimentação positiva para implementar a operação classe AB. Portanto, cuidados extras devem ser tomados durante o projeto para não introduzir instabilidade. Por outro lado, Harjani et al [13, 14], propõe outra técnica para implementar um amplificador classe AB com polarização adaptativa usando realimentação negativa.




Fig. 2.2: Amplificador classe AB de um estágio com polarização adaptativa [13].

O circuito proposto por Harjani et al é fundamentado em um transistor de entrada autopolarizado, ilustrado na Fig.2.2(a). O transistor M1 é o transistor de entrada e Mb é o

transistor de entrada auxiliar. O amplificador op1 e o transistor M3 formam uma malha de realimentação negativa. Suponha que a tensão de fonte de M1 aumente ligeiramente; conseqüentemente, a tensão de saída de op1 também aumentará. Este incremento forçará a tensão V_s a cair. Este mecanismo força a tensão de fonte do transistor M1 a ser virtualmente igual à tensão de fonte de Mb. Devido às mesmas tensões nos transistores M1 e Mb, a densidade de corrente será a mesma para estes dois transistores. A tensão de saída de op1 ajusta automaticamente para polarizar M3 e fornecer a corrente quiescente requerida. Desta forma, duas destas estruturas podem ser combinadas para formar o par diferencial mostrado na Fig. 2.2(b). Esta figura mostra um novo ampop classe AB com polarização adaptativa mais simples que [12] (utiliza realimentação positiva), onde através do mecanismo de realimentação a tensão das fontes comuns de M1 e M2 é sempre forçada a seguir a menor das duas tensões, V_a e V_b . Vamos assumir que V_{in}^+ aumente em relação a V_{in}^- . Portanto, a tensão V_b é maior que V_a . Efetivamente, a tensão de saída de op1 é puxada para baixo, a qual desliga M4. Devido à realimentação negativa, a tensão de dreno de M4 se iguala à V_a . Usando relação entre as razões de aspecto de M2 e M4 de 10 pode-se ter, por exemplo, I_b de $0,4\mu\text{A}$ e I_{omax} de $800\mu\text{A}$. A tensão mínima de alimentação para este circuito é de $V_{GS} + 2V_{DSsat}$.

As duas técnicas para implementar amplificadores classe AB de um estágio são bastante simples, porém, não apresentam manutenção da corrente mínima e seu ganho é limitado em $A_v = gmR_L$, necessitando de estágios adicionais para aumentá-lo.

2.3 Amplificadores classe AB de dois estágios

A segunda categoria de amplificadores classe AB é composta de dois ou mais estágios. Possui controle classe AB atuando no estágio de saída. Neste trabalho o estudo será limitado a dois estágios com o objetivo de preservar a simplicidade e o consumo de potência e por ser este o mais usado. Inicialmente, antes de serem estudados os tipos de controle de amplificadores com saída classe AB, iremos observar as formas de conexão dos transistores de saída dos ampops. Em aplicações com baixa tensão [18] a estrutura dreno comum, Fig. 2.3(a), dificilmente é usada por ter baixa excursão da tensão de saída, mesmo apresentando a característica de baixa resistência de saída. A estrutura fonte comum, Fig. 2.3(b), é a mais utilizada, apresenta excursão até as tensões de alimentação (rail-to-rail) e, comparada à estrutura dreno comum, possui maior ganho de tensão, porém com resistência

de saída mais elevada. Na estrutura fonte comum a transcondutância deve ser grande o suficiente para satisfazer a condição de estabilidade, a corrente quiescente I_Q deve ser pequena para não aumentar o consumo de potência, e a corrente máxima de saída deve ser suficiente para alimentar cargas elevadas. Devemos ter ainda um chaveamento rápido entre os transistores, isto é, o transistor deve ser mantido ligado com uma corrente mínima para melhorar a velocidade de comutação entre os transistores.




Fig. 2.3: Estágio de saída classe AB: (a) drenos comuns, (b) fonte comum, (c) característica de transferência ideal para estágio de saída classe AB

Na Fig. 2.3(c) podemos observar a característica de transferência ideal para um estágio de saída classe AB, onde I_o é a corrente de saída, I_P e I_N são as correntes nos transistores de canal p e n, respectivamente. A corrente quiescente I_Q é levemente superior à corrente mínima I_{min} . A corrente máxima depende da fonte de alimentação e da dimensão dos transistores.

È possível identificar duas categorias de estágios de saída classe AB CMOS dependendo de como a corrente quiescente é controlada.

- 1- Sem malha de realimentação. Mais estável. Porém, possui empilhamento de V_{GS} 's de transistores. [18-27, 44].
- 2- Com realimentação. Possui tensão de alimentação mais baixa que o tipo anterior, seu controle é mais preciso sobre a corrente quiescente; contudo, sua velocidade é reduzida e pode ter problemas de estabilidade por causa da malha de realimentação [18, 23, 28-31].

Pelo tipo de controle da corrente quiescente de saída ainda é possível identificar as seguintes subdivisões:

- 1- Fonte flutuante – que se subdivide em: deslocamento de nível, polarização dinâmica com resistor, capacitor chaveado e transistor de porta flutuante [19-22].
- 2- Malha translinear de polarização ou pseudo espelho [23, 24, 31 e 44].
- 3- Espelho de corrente com os transistores de saída [25-27].
- 4- Pseudo-seguidor de emissor [23 e 28].
- 5- Com circuito de realimentação de modo comum CMFB – quando a saída do primeiro estágio é totalmente diferencial [29 e 30].

Outro aspecto importante ligado aos amplificadores classe AB é a manutenção da corrente mínima de saída. Como será visto posteriormente, é possível encontrar estruturas com ou sem manutenção da corrente mínima. Nas subseções seguintes iremos descrever diversas técnicas.

2.3.1 Controle classe AB sem realimentação

2.3.1.1 Fonte de tensão flutuante. [19, 20]

A Fig. 2.4(a) mostra um estágio de saída classe AB com fonte flutuante. Este circuito possui uma fonte de polarização V_b com polaridade invertida, a qual permite que o estágio de saída tenha alimentação da ordem de uma tensão de limiar do transistor.




Fig. 2.4: Estágios de saída classe AB com fonte de tensão flutuante. (a) fonte de tensão flutuante, (b) fonte flutuante com transistor, (c) fonte flutuante com resistor.

As Figs. 2.4 (b) e (c) mostram duas formas diferentes de implementar a fonte flutuante [20, 21]. No primeiro é usado um transistor M_b polarizado com uma pequena corrente I_b . Neste caso, $V_b = V_{SGM_b}$. No segundo caso, é usado um resistor R_b no lugar de

M_b e duas fontes de corrente I_b . A tensão flutuante é dada por $V_b = R_b I_b$. Nos dois casos a corrente quiescente de saída é determinada pela fonte de corrente I_b .

A Fig. 2.5 mostra a implementação de um estágio de saída com fonte flutuante que apresenta manutenção da corrente mínima [19] empregando um par diferencial para baixa tensão [22]. A corrente de saída I_{Moutp} é proporcional a soma das correntes em M_{1p} e M_{2p} . Quando a tensão no nó x aumenta, a corrente de M_{1p} diminui, diminuindo a corrente na saída. Quando M_{1p} corta a corrente de saída é mínima e proporcional a corrente de M_{2p} . A desvantagem desta estrutura está na geração da tensão V_{AB} , o que implica no aumento da complexidade do circuito. Em [20], Torralba et al, utilizam 12 transistores e dois resistores para gerar a tensão V_{AB} .




Fig. 2.5: Estágio de saída classe AB fonte flutuante com manutenção corrente mínima.

2.3.1.2 Circuito usando malha translinear

O termo translinear originou-se da característica do BJT ter a transcondutância linearmente dependente da corrente de coletor [45]. O conceito translinear pode ser estendido para malha translinear de transistores BJT com tensões base-coletor conectadas em série no sentido horário e anti-horário e com número igual de transistores de cada lado. Para o transistor MOS, em inversão fraca, a lei translinear é a mesma do BJT, porém, em inversão forte tem-se a lei translinear quadrática [46]. Em ambos os casos o circuito fica independente dos parâmetros tecnológicos e da variação da temperatura. A grande vantagem de circuitos translineares é a realização de funções não lineares por elementos lineares.

A Fig. 2.6 mostra o lado p de um circuito push-pull. A malha translinear é formada pelos transistores M1, M4, M5 e M6. Este circuito é conhecido também como pseudo espelho de corrente. Na condição quiescente a tensão no nó A é igual a do nó B. Nesta situação a corrente através de M1, portanto, a corrente no ramo de saída, é dada por I_b vezes a razão entre o tamanho dos transistores M1 e M5. A principal desvantagem desta estrutura está em sua tensão de alimentação na faixa de $2V_{GS} + V_{DSsat}$.




Fig. 2.6: Estágio de saída classe AB com malha translinear [23].

A estrutura de saída classe AB de Monticelli [18, 24], Fig. 2.7, é bastante usada em baixa tensão. A corrente quiescente de saída é fixada através de duas malhas translineares formadas pelos transistores M1, M2, M6, Mn e M3, M4, M5, Mp. As correntes i_{I1} e i_{I2} podem ser obtidas de transcondutores simples ou cascode. Uma das vantagens desta estrutura é a de proporcionar que os transistores de saída, Mp e Mn, nunca cortem. Isto é obtido através de um projeto adequado, isto é, quando a corrente de M6 passar toda por M5 o potencial na fonte deste transistor deve ser tal que mantenha Mp ligado. Desta forma, é mantida uma corrente mínima nos transistores Mp e Mn, melhorando assim, a velocidade de resposta da saída. A estrutura ainda pode ter alto ganho de tensão, dependendo se forem ou não usados espelhos cascode para as fontes de corrente. Sua alimentação mínima é de $2V_{GS} + V_{DSsat}$.




Fig. 2.7: Estágio de saída classe AB sem realimentação [24].

Yan et al [18], apresentam uma estrutura muito parecida com a estrutura de Monticelli diferindo na máxima excursão das tensões nas portas dos transistores de saída proporcionando maior excursão, mas as custas de um aumento da corrente de polarização devido ao aumento de ramos para produzir as tensões de polarização.




Fig. 2.8: Amplificador Operacional classe AB sem realimentação [44].

O amplificador mostrado na Fig. 2.8 foi proposto em [44]. Este dispositivo é semelhante ao proposto por Monticelli, a diferença está em não precisar de fontes adicionais para polarizar o circuito de controle classe AB formado pelos transistores M19 e M20. Porém, sua tensão de alimentação mínima é de $V_{\text{sup}} = 2V_{GS} + V_{DSsat}$.

2.3.1.3 Espelho de corrente

A corrente quiescente de saída é estabelecida através de espelhos de corrente com os transistores de saída. Na Fig. 2.9 pode ser visto que as correntes quiescentes de Mp e Mn são fixadas através do espelhamento das correntes de polarização dos transistores Mp1, Mp2 e Mn1, Mn2. Esta estrutura, proposta em [25], possui tensão de alimentação mínima de $V_{GS} + V_{DSsat}$, o que pode ser considerado excelente para classe AB. Os transistores Mn2 e Mp2 possuem pequena razão de aspecto comparado aos transistores Mn1 e Mp1. Os espelhos de corrente têm razão de transformação “m”.




Fig. 2.9: Estágio de saída classe AB com espelho de corrente [25].

A desvantagem no uso de espelhos de corrente no estágio de saída é que este espelho gera nós de baixa impedância como os nós A e B da Fig. 2.9, sobrecarregando a saída do primeiro estágio e conseqüentemente reduzindo o ganho. Porém, existem algumas formas de contornar esta dificuldade. No circuito proposto por Chih-Wen-Lu et al [27], Fig. 2.10, a entrada do espelho é feita na porta do transistor (nó de alta impedância). Em [19, 26] também é usado espelho no estágio de saída para a manutenção da corrente quiescente.




Fig. 2.10: Amplificador classe AB com espelho de corrente [27].

2.3.2 Controle classe AB realimentado

Na Fig. 2.11 [18], é apresentado um estágio de saída “push-pull” com um bloco de controle AB que adquire uma amostra de V_{GS} ou I_D dos transistores de saída e gera uma corrente i_{FB} de realimentação que faz com que V_A e V_B variem para ajustar a polarização dos transistores de saída. Note que V_A e V_B controlam i_P e i_N , respectivamente e, portanto, a corrente de saída i_o .




Fig. 2.11: Saída classe AB realimentada.

A grande vantagem do ampop com controle classe AB realimentado é seu funcionamento com tensões de alimentação menores do que o não realimentado. Contudo, a tensão de alimentação reduzida requer um número maior de ramos de circuitos, normalmente levando a um maior consumo de potência quiescente, maior ocupação de área ativa e resposta em frequência inferior.

A seguir serão apresentadas algumas configurações para o controle classe AB utilizando realimentação.

2.3.2.1 Pseudo-seguidor de fonte

Procurando manter a característica de baixa impedância de saída da estrutura seguidor de fonte, em [23] é apresentada a configuração fonte comum com circuito realimentado, Fig. 2.12, Nesta figura a malha de realimentação $Av1$ - $M1$ e $Av2$ - $M2$ assegura impedância de saída baixa. Isto proporciona uma capacidade elevada de corrente e desloca o pólo de saída para altas frequências mesmo para uma carga capacitiva grande.

Os dois amplificadores $Av1$ e $Av2$ devem satisfazer três requisitos para operação adequada; devem ser de banda larga para evitar problemas de crossover, devem ter saída e entrada rail-to-rail e devem ter ganho de tensão reduzido, menor que 10, para limitar o offset, caso contrário, o efeito do offset passa a ser significativo na saída.




Fig. 2.12: Saída classe AB pseudo-seguidor de fonte.

Em [28] foram realizadas algumas modificações no estágio apresentado na Fig. 2.12, procurando reduzir os efeitos do offset introduzido pelos amplificadores $Av1$ e $Av2$.

2.3.2.2 Com circuito de realimentação de modo comum - CMFB

Quando a saída do primeiro estágio é mantida totalmente diferencial, utiliza-se circuito de realimentação modo comum para controlar a tensão de modo comum destas saídas e, conseqüentemente, controlar a corrente quiescente dos transistores do estágio push-

pull de saída. A Fig. 2.13 mostra, conceitualmente, uma estrutura com realimentação de modo comum [23, 29, 30]. O circuito CMFB controla o nível da corrente quiescente na saída. M3 e M4 geram um defasamento de 180° em uma das saídas de AI. Quando não há corrente na carga a tensão diferencial da saída de AI é zero e a corrente em M1 e M2 é a mesma isto porque a relação entre as razões de aspecto de M2 e M4 é igual à relação das razões de aspecto de M1 e M3. A corrente quiescente na saída é controlada por I_b e pela relação das razões de aspecto de M5 e M2, pois o circuito de realimentação de modo comum força a tensão de modo comum na saída de AI ser igual a V_D . Quando o circuito é exigido para fornecer ou absorver corrente da carga a saída diferencial de AI vem a ser diferente de zero e isto tem o efeito de ligar M1(M2) e desligar M2(M1). Um problema deste circuito é que, para corrente elevada na carga, M2 (ou M1) vem a ser completamente desligado com sua porta muito próximo do terra. Isto produz atraso no chaveamento do transistor na presença de sinais rápidos. Não apresenta manutenção da corrente mínima nos transistores de saída.




Fig. 2.13: Saída classe AB com controle de modo comum [29].

2.3.2.3 Malha translinear

O circuito da Fig. 2.14 é um exemplo de um estágio de saída classe AB realimentado empregando malha de controle translinear. Os detalhes deste circuito podem ser encontrados em [31]. A malha translinear é formada por R14, M15, M4, M6, M13 e R13, onde $M13 = M15$ e $R13 = R15$. Os transistores M3-M6 são colocados de tal forma a permitir uma tensão de alimentação tão baixa quanto $V_{GS} + 2V_{DSsat}$ e formar um circuito de soma para as correntes de entrada I_{in1} e I_{in2} . Estes transistores distribuem o sinal do estágio de entrada para os transistores de saída. A corrente em M1 é medida por M11 e é usada para gerar uma tensão

através de R_{13} . A corrente em M2 é medida por M12 que flui através do espelho M19, M17 e gera a tensão através de R_{15} . A mais baixa das duas tensões através dos resistores, a qual corresponde à mais baixa das correntes de polarização dos transistores de saída, controla a saída do par de decisão M13, M15, a qual é conectada à porta de M6. Esta tensão controla o amplificador formado por M4 e M6 que fazem parte da malha de soma. O amplificador regula a tensão de controle igual à tensão de referência criada por M14 e R14, controlando o sinal na porta dos transistores de saída. Assim, a malha de realimentação é formada controlando também a corrente mínima dos transistores de saída.




Fig. 2.14: Estágio de saída classe AB com controle realimentado “folded mesh” [31].




Fig. 2.15: Estágio de saída classe AB com controle realimentado.

Uma outra forma de circuito de controle AB realimentado é apresentado na Fig. 2.15. A malha translinear é dada por V_R , M1, M2, M4 e R4, sendo $M4 = M5$ e $R4 = R5$. As correntes do estágio de saída não são controladas diretamente. Ao contrário, as correntes

push-pull são medidas, através de M3 e M8, e então reguladas para operação classe AB. Isto permite ao estágio de saída funcionar com tensão de alimentação extremamente baixa.

As tensões V_{GS} dos transistores de saída são representadas pelas tensões através dos resistores $R4$ e $R5$. Estas tensões são medidas por M3 e M8 e então são comparadas pelo par diferencial M4 e M5. A diferença é transferida para a entrada de um amplificador de controle M1 e M2 que controla a polarização dos transistores de saída, tal que as duas correntes de saída são ajustadas para um único valor constante que corresponde ao valor quiescente I_Q . O circuito de controle realimentado também controla a corrente mínima nos transistores de saída.

A corrente máxima de saída pode ser elevada porque as tensões nas portas dos transistores de saída são capazes de atingir uma das tensões de alimentação a menos de uma tensão de saturação. A tensão mínima necessária para alimentar este circuito é equivalente a $V_{GS} + 2V_{DSsat}$.

2.3.2.4 Circuito de corrente mínima

Na Fig. 2.16 pode ser observado o circuito apresentado em [31] que utiliza um circuito seletor de mínima corrente que controla ao mesmo tempo a corrente quiescente e a corrente mínima de saída.




Fig. 2.16: Estágio de saída classe AB com manutenção da mínima corrente [31].

A corrente de M2 é medida por M12. A corrente de dreno de M12 flui através do espelho de corrente M17, M15, o qual é parte de um circuito seletor de mínima corrente M11, M15 e M17. O transistor M15 opera principalmente na região linear. Somente quando

M1 controla altas correntes é que M15 opera na saturação. M11 mede a corrente de M1. A corrente de dreno de M11 flui através de M13 e controla o amplificador classe AB M4, M6. O amplificador classe AB regula o sinal nas portas dos transistores de saída de tal forma que a corrente através de M13 seja igual à corrente de referência I_{REF} que flui através de M14. Se o estágio de saída está no estado quiescente a corrente de dreno de M1 é igual à corrente de dreno de M2. Nesta situação, os transistores M11, M15 e M17 seriam projetados tal que suas tensões porta fonte sejam iguais fazendo M15 operar na região triodo e M11, M15 comportarem como um transistor simples de comprimento de canal dobrado. Assim a corrente quiescente será:

$$I_Q = 2 \frac{W_2 L_{12}}{W_{12} L_2} I_{REF} \quad (2.1)$$

Quando M1 entrega uma corrente elevada, sua tensão porta fonte será grande, e a tensão entre a alimentação positiva e a fonte de M11 será suficiente para que M15 opere na saturação. Os transistores M17, M15 e M11 operam como um espelho cascode e simplesmente espelham a corrente do transistor M12 para M13. Desta forma, a corrente do transistor M12 é regulada para um valor constante e igual à metade da corrente quiescente. A corrente mínima será fixada em:

$$I_{\min} = \frac{W_2 L_{12}}{W_{12} L_2} I_{ref} = \frac{1}{2} I_Q \quad (2.2)$$

O Amplificador classe AB proposto neste trabalho utiliza circuito seletor de corrente mínima, o circuito seletor será visto com detalhes no capítulo 4.

2.3.3 Estruturas para cargas resistivas extremamente baixas

Em seguida serão apresentadas três estruturas próprias para aplicações com cargas resistivas extremamente baixas.

Em [32] é apresentado um amplificador CMOS classe AB de 1,5V de tensão de alimentação que pode excitar cargas elevadas com baixa distorção. Seu estágio de saída inclui um estágio “shunt” elementar excitado por um bloco transconductor. Somente 7 transistores são necessários para implementar o estágio de saída, incluindo o controle de corrente classe AB. A corrente quiescente de saída é fixada pelo método pseudo-seguidor de fonte. Sendo baixa a impedância de saída do estágio shunt, o segundo pólo causado pela carga de saída capacitiva C_L estará localizado em uma frequência relativamente alta

(aproximadamente $-gm/C_L$). Este é um circuito realimentado onde não possui manutenção da corrente mínima de saída.

A segunda estrutura é apresentada por Palmisano [26]. Na Fig 2.17 observa-se que o estágio de saída é composto de dois inversores com saídas em comum. Cada um tem um transistor em saturação (M5A, M8A) e o outro em corte (M6A, M7A).




Fig. 2.17: Estágio de saída classe AB com inversores CMOS [26].

Para um baixo nível de tensão de entrada M6A e M7A estão cortados e o circuito opera em classe A com alta linearidade. As correntes nos transistores de saída M5A e M8A são supridas por M1A e M4A, respectivamente. Quando V_{in} aumenta $I_{DIA} = I_{B1}$, M3A e M5A cortam e o nó A vem a ser nó de alta impedância sendo levado próximo a V_{SS} . M6A conduz e entrega uma alta corrente para a carga de saída. M7A permanece cortado e a corrente em M8A também aumenta, mas seu valor é limitado pela baixa impedância do nó B. Desta forma, a maior parte da corrente de saída é suprida pelo transistor M6A, o qual, estava cortado no estado quiescente. Quando V_{in} decresce tem-se um comportamento similar com a outra parte do circuito.

Os transistores M5A e M8A são projetados com baixa razão de aspecto para assegurar baixa dissipação de potência. Por outro lado M6A e M7A, os quais estão cortados no estado quiescente, são projetados com elevada razão de aspecto para proporcionar capacidade de corrente elevada na saída. O controle da corrente quiescente de saída é obtido através de espelhos de corrente M3A, M5A e M4A, M8A. Esta estrutura não tem manutenção da corrente mínima dos transistores de saída.

Por último, pode-se observar a estrutura apresentada por Rincó-Mora [33] que propõe um ampop classe AB com impedância de saída extremamente baixa e uma grande

capacidade de corrente, Fig. 2.18. Sua saída é composta de dois blocos básicos, um “driver” superior (HSD) e um “driver” inferior (LSD), realimentados, que são capazes de fornecer e absorver grande quantidade de corrente da carga Z_L . Cada “driver” é composto de um seguidor de fonte, M_{NF} (M_{PF}) e um fonte comum, M_{ND} (M_{PD}), trabalhando simultaneamente através de toda faixa de modo comum de saída. O seguidor de fonte assegura baixa impedância de saída e o fonte comum excursão de saída rail-to-rail com capacidade de corrente elevada. Cada lado do circuito de saída (HSD, LSD) possui malha de realimentação negativa reduzindo a impedância de saída pelo fator de realimentação da malha. Alimentação na faixa de 1,5V, $I_Q = 140\mu A$ e $i_{m\acute{a}x} = 7mA$. A desvantagem desta estrutura está na complexidade do circuito.

O circuito CMFB garante a operação classe AB do amplificador estabilizando a corrente quiescente e a corrente mínima de operação. O CMFB possui um par diferencial sensível à corrente mínima controlando-a através do estágio A_v .




Fig. 2.18: Estágio de saída classe AB com estrutura composta – fonte-comum/dreno-comum [33].

2.4 Conclusões

Amplificadores classe AB normalmente requerem estruturas com controle eficaz da corrente quiescente e manutenção da corrente mínima de saída. Na literatura, as que apresentam este tipo de controle são as de Rogervorst et al [44], sem realimentação e realimentadas. A primeira não pode ser alimentada com tensões inferiores a $2V_{GS} + V_{DSSat}$, a segunda é realimentada e complexa. Ramirez-Ângulo et al [19] apresenta uma estrutura com manutenção da corrente mínima, mas precisa de circuitos adicionais para gerar as tensões

V_{AB} , o que torna o circuito complexo. A estrutura que apresenta melhores condições é a apresentada por Huijsing et al [31] com manutenção da corrente mínima. Porém, este circuito precisa de um circuito adicional (mesh) para gerar as tensões de polarização dos transistores de saída, além de ter uma maior geração de offset devido a diferenças nas tensões da estrutura adicional.

Observando as várias formas de implementação de amplificadores classe AB verifica-se que existem estruturas sem realimentação com controle da corrente quiescente realizado por malha translinear, fonte flutuante e espelho de corrente, onde algumas possuem a manutenção da corrente mínima (Figs. 2.5, 2.7 e 2.8). Outras estruturas são realimentadas possuindo controle da corrente quiescente através de malha translinear, realimentação de modo comum, circuito pseudo seguidor de fonte e circuito seletor de corrente mínima. Com o aumento da complexidade pe possível alimentar cargas resistivas na faixa de dezenas a centenas de ohms. Para o trabalho aqui desenvolvido, pretende-se obter uma estrutura relativamente simples (dois estágios mais circuito de controle classe AB com mais ou menos dez ramos de corrente ligados na alimentação), com controle eficiente da corrente quiescente e manutenção da corrente mínima na saída, juntamente com baixo consumo de potência (na faixa de $10\mu\text{W}$), com alimentação extremamente baixa ($V_{GS} + 2V_{DSsat}$) e área ocupada relativamente pequena ($0,02\text{mm}^2$). A resposta transiente do circuito deve satisfazer o tempo de estabilização pré-determinado (depende da frequência de chaveamento). É importante que o ganho em malha aberta do ampop seja elevado (acima de 100dB), desta forma, a opção de escolha é para estruturas de dois ou mais estágios com espelhos cascode. No capítulo 3 será desenvolvida uma metodologia de polarização para estágios cascode que possibilita máxima excursão do sinal de saída. No capítulo 4, será proposta uma nova estrutura de amplificador operacional classe AB.

CAPÍTULO 3

CIRCUITO DE POLARIZAÇÃO PARA CASCODE MOS

Neste capítulo, é proposto um circuito de polarização simples que permite máxima excursão do sinal de saída de um estágio cascode MOS. A topologia do circuito é válida para qualquer nível de inversão (fraca, moderada e forte) e independe da tecnologia. Partindo da tensão de saturação e da densidade de corrente de um estágio cascode, determina-se a razão de aspecto dos transistores do circuito de polarização de forma a maximizar a excursão da tensão de saída. Resultados experimentais validam a estratégia de projeto da rede de polarização.

O estudo desta metodologia de polarização é importante para este trabalho pois, como foi visto no capítulo 2, os ampops estudados são projetados para operar com máxima excursão do sinal de saída, portanto, necessitam de estágios cascodes adequadamente polarizados.

3.1 Introdução

Os espelhos de corrente cascode (Cascode Current Mirror - CCM) possuem resistência de saída mais elevada que os espelhos simples, porém à custa da redução na excursão do sinal de tensão de saída. Os CCM's auto polarizados [37, 38] têm como sua principal desvantagem uma redução da excursão do sinal de tensão de saída em relação à de espelhos com polarização "otimizada" para manter excursão de saída aceitável. Os estágios cascode com polarização fixa [38-44], tais como os mostrados na Fig. 3.1 [43, 44], podem ser otimizados para excursão do sinal de saída elevada. Com o objetivo de maximizar a excursão de saída, os valores das tensões V_{b1} , V_{b2} e V_{ref} podem ser tais que M4, M10 e M_i, respectivamente, operem no limiar da saturação.

Em [42] foram propostos circuitos muito simples para polarizar espelhos cascode na inversão forte ou na inversão fraca. O circuito de polarização proposto em [39] pode operar em qualquer nível de corrente com um mínimo de saturação na tensão de saída, mas com gasto de muita área de silício e não adequação para aplicações em alta frequência.

Neste trabalho o circuito de polarização apresentado em [42], proposto para operar em inversão fraca, foi estendido para inversão moderada e forte. O circuito de polarização apresentado aqui pode ser utilizado em ambos os circuitos da Fig. 3.1, tanto para geração da tensão de polarização V_{b2} quanto para V_{ref} .

Na primeira parte deste capítulo é feito um pequeno resumo do modelo do MOSFET de [34, 35] e será introduzida a definição de tensão de saturação baseada em aspectos práticos de projeto de circuitos. Adicionalmente é discutida a resistência de saída para pequenos sinais e associada com a tensão de saturação do transistor “drive” no CCM, transistor M_i da Fig. 3.1(b). Em seguida é discutida a análise da topologia de polarização. As equações de projeto (anexo 1) tanto quanto os resultados experimentais são posteriormente apresentados.




Fig. 3.1: Estágios cascode: (a) Estágio de entrada folded cascode [44],
(b) Estágio de ganho cascode com ganho melhorado [43].

A resistência de saída é uma das especificações relevantes de espelhos de corrente. Neste capítulo será determinada a relação entre a resistência de saída, o ganho de tensão e a tensão de saturação. Iremos, com o auxílio do modelo ACM [34, 35], determinar a relação entre as razões de aspecto apropriadas à otimização da excursão do sinal.

3.2 A tensão de saturação

De acordo com o modelo canal longo do MOSFET em [34, 35], a corrente de dreno pode ser decomposta em corrente direta (I_F) e corrente reversa (I_R):

$$I_D = I_F - I_R \quad (3.1)$$

onde $I_F(I_R)$ é dependente das tensões de porta e fonte (dreno). Na saturação $I_F \gg I_R$ e $I_D \cong I_F$.

A relação entre tensões e correntes terminais escrita de uma forma normalizada é dada pela equação (3.2).

$$\frac{V_P - V_{S(D)}}{\phi_t} = \sqrt{1 + i_{f(r)}} - 2 + \ln(\sqrt{1 + i_{f(r)}} - 1) \quad (3.2)$$

onde: $V_P \cong \frac{V_G - V_{TO}}{n}$ $i_{f(r)} = \frac{I_{F(R)}}{I_S}$ $I_S = I_{SQ} \left(\frac{W}{L} \right)$ $I_{SQ} = \mu.n.C'_{ox} \cdot \frac{\phi_t^2}{2}$ (3.3)

I_S é a corrente de normalização, I_{SQ} é a corrente de normalização para o transistor quadrado, $i_{f(r)}$ é a corrente direta (reversa) normalizada, ϕ_t é a tensão termodinâmica e “ n ” é o fator de inclinação. Maiores detalhes sobre as equações (3.1) a (3.3) podem ser encontradas em [34, 35]. A característica de saída do MOSFET [34, 35] é modelada na forma normalizada.

$$\frac{V_{DS}}{\phi_t} = \sqrt{1 + i_f} - \sqrt{1 + i_r} + \ln \left(\frac{\sqrt{1 + i_f} - 1}{\sqrt{1 + i_r} - 1} \right) \quad (3.4)$$

A fim de introduzir uma definição para a tensão de saturação que seja útil para projetistas de circuitos, pode-se definir o máximo ganho de tensão possível do amplificador de porta comum $A = g_{ms}/g_{md}$, onde g_{ms} é a transcondutância de fonte enquanto g_{md} é a condutância de saída do MOSFET. De fato, “ A ” é igual à razão da inclinação da característica de saída do transistor na origem ($V_D = V_S$) com a inclinação da característica de saída no ponto quiescente de operação, como mostrado na Fig. 3.2.




Fig. 3.2: Circuito porta comum: (a) Amplificador porta comum, (b) Definição da transcondutância de fonte do MOSFET (g_{ms}) e a condutância de saída (g_{md}).

$$\Delta i_D \cong -g_{ms} \Delta v_S + g_{md} \Delta v_D = 0$$

Como dado em [35], pode-se facilmente derivar de (3.4) o valor da tensão de saturação V_{DSSat} (anexo 1) como:

$$\frac{V_{DSSat}}{\phi_t} = \ln(A) + \left(1 - \frac{1}{A}\right) \left(\sqrt{1 + i_f} - 1\right) \quad (3.5)$$

Para valores grandes de “A”, $i_f \gg i_r$ e, conseqüentemente, a corrente de dreno normalizada $i_d = i_f - i_r \cong i_f$. Portanto, i_d foi substituído por i_f para se obter a equação (3.5).

A definição da tensão de saturação como mostrada em (3.5) é muito apropriada para blocos analógicos básicos tais como espelhos de corrente onde a excursão da tensão e o ganho de tensão são especificações importantes. A Fig. 3.3 ilustra a dependência da tensão de saturação com o nível de inversão. Para inversão forte $V_{DSSat} \cong \phi_t \sqrt{i_f}$, enquanto que para inversão fraca $V_{DSSat} \cong \phi_t \cdot \ln(A)$.




Fig. 3.3: Dependência da tensão de saturação com o nível de inversão, tendo como parâmetro o ganho A e $\phi_t = 26mV$.

3.3 A resistência de saída do estágio cascode

Os estágios cascode são capazes de exibir uma resistência de saída altíssima e um produto ganho banda quase igual àquele de um estágio simples. Com o auxílio da Fig. 3.4(a), pode-se facilmente determinar a impedância de saída no dreno de M4:

$$\frac{v_{out}}{i_{out}} \cong \frac{g_{ms4} / g_{md4}}{g_{md2}} \quad (3.6.a)$$

O resultado em (3.6.a) pode ser prontamente interpretado notando que a tensão de dreno de M2 é igual à tensão de saída dividida pelo ganho de tensão da configuração porta comum. Assumindo que ambos M2 e M4 estejam operando na saturação e que tenham a mesma razão de aspecto, então $g_{ms4} \cong g_{ms2}$ (ver equação (A1.2)). Então, (3.6.a) pode ser escrita como:

$$\frac{v_{out}}{i_{out}} \cong \frac{g_{ms2}/g_{md2}}{g_{md4}} = \frac{A}{g_{md4}} \quad (3.6.b)$$

onde “A”, o ganho de tensão de M2, depende da tensão dreno-fonte e, assim, da tensão de polarização V_{BIAS} . Então, V_{BIAS} deveria ser suficientemente alta para possibilitar um alto “A” mas não a ponto de reduzir a excursão da tensão de saída. A seção seguinte mostra como projetar o circuito da Fig. 3.4(b) para polarizar M2 no limite da saturação. É importante observar que, na prática, o valor de A não cresce indefinidamente com o aumento do V_{D5} . O modelo que está sendo usado é o chamado modelo de canal longo. Em transistores reais $A < A_{máx}$.

3.4 A rede de polarização

Na topologia do CCM mostrado na Fig. 3.4(a) todos os transistores compartilham o mesmo substrato. Se V_{BIAS} é adequadamente escolhido, a tensão de saída deste circuito pode ser tão reduzida como $2V_{DSsat}$. Polarizando os transistores profundamente na inversão fraca permite a operação com baixa tensão e com baixo consumo de potência mas a resposta em frequência é muito pobre. Um balanço entre resposta em frequência e excursão da tensão é encontrado em inversão moderada. A estrutura proposta para gerar a tensão de polarização apropriada para espelhos de corrente mostrada na Fig. 3.4(b) [42] é muito simples mas foi introduzida para operação em inversão fraca.




Fig. 3.4: Topologia CCM: (a) CCM de baixa tensão, (b) circuito de polarização [42].

Nosso propósito neste capítulo é estender a aplicação do circuito na Fig. 3.4(b) para qualquer nível de corrente. Para proporcionar uma melhor compreensão da rede de polarização da Fig. 3.4(b), dividimos os transistores M5 e M7 em uma associação série de transistores (MA5 e MB5) e uma associação paralela de transistores (MA7 e MB7), respectivamente, como mostrado na Fig. 3.5. A associação série de MA5 e MB5 proporciona à rede da Fig. 3.1(b) a tensão apropriada (V_{ref}) para máxima excursão de saída. As razões de aspecto dos transistores no espelho de corrente são consideradas iguais e são tomadas como valores de referência. Escolheremos as razões de aspecto de MA5 e M6 iguais ao valor de referência e as correntes de polarização através de ambos iguais à corrente de polarização do espelho de corrente. Portanto, a tensão porta fonte de MA5 é igual à tensão porta-fonte de M4. Conseqüentemente, a soma das tensões dreno-fonte através de MB5 e MB7 equivale à tensão dreno fonte de M2. De agora em diante, para simplificar, assumiremos que a corrente de normalização de folha I_{SQ} é igual para todos os transistores, embora ela seja levemente dependente da tensão de porta [34]. Conseqüentemente, consideraremos que as correntes diretas de M4, MA5 e M6 são idênticas porque os três transistores têm a mesma geometria e são polarizados com a mesma corrente de operação na saturação. Fazendo a razão de aspecto $r_1 = r_2 = r$ e definindo $\alpha = (r+1)/r$, pode-se prontamente concluir que $i_{rMB5} = i_{rMB7} = i_f$, e $i_{fMB5} = i_{fMB7} = \alpha \cdot i_f$. Aqui, i_f refere-se ao nível de inversão dos transistores do CCM, o qual é praticamente igual para M2 e M4 contanto que M2 e M4 operem na saturação. Das considerações anteriores pode-se derivar a seguinte equação a partir de (3.4):

$$\frac{V_{DSMB5} + V_{DSMB7}}{2 \cdot \phi_t} = \sqrt{1 + \alpha \cdot i_f} - \sqrt{1 + i_f} + \ln \left(\frac{\sqrt{1 + \alpha \cdot i_f} - 1}{\sqrt{1 + i_f} - 1} \right) \quad (3.7)$$

Em inversão fraca profunda ($i_f \ll 1$) o lado direito de (3.7) pode ser escrito como $\ln(\alpha)$; já em inversão forte profunda ($i_f \gg 1$), pode ser aproximado por $(\sqrt{\alpha} - 1)\sqrt{i_f}$.

Para polarizar M2 no limite da saturação, a soma das tensões dreno-fonte de MB5 e MB7 deve ser igual à tensão de saturação (V_{DSsat}) de M2. Igualando (3.5) a (3.7) permite determinar as curvas mostradas na Fig. 3.6 para diferentes ganhos. Note de (3.7) que a escolha de “ α ”, o qual define a razão de aspecto “ r ”, depende do nível de inversão, mas é independente dos parâmetros tecnológicos. Note também que “ r ” está na faixa de 0.1 a 0.8

aproximadamente. Em inversão forte, o valor ótimo de r é 0.8 ($\sqrt{\alpha} = 1.5$). Por outro lado, em inversão fraca “ r ” varia de 0.1 a 0.5, dependendo do valor escolhido para o ganho de tensão.




Fig. 3.5: CCM para baixa tensão com circuito de polarização expandido.

Embora a presente análise tenha sido realizada para elementos de canal longo, podemos aplicá-la para elementos de canal curto contanto que A não seja mais alto que o ganho máximo permitido do elemento de canal curto. Nossa análise não leva em conta o descasamento de correntes de polarização ou de transistor. Em um circuito prático, a razão de aspecto r poderia ser levemente diminuída para acrescentar uma pequena margem de segurança na tensão dreno-fonte de M2 que compensaria o descasamento dos transistores. O preço a ser pago seria uma pequena perda da excursão da tensão de saída do CCM.




Fig. 3.6: Relação entre razão de aspecto normalizada e nível de inversão.

3.5 Resultados experimentais

Para validar a metodologia de projeto foram implementados e testados espelhos de corrente simples, cascode auto polarizado (self-CCM) e cascode baixa-tensão (LV-CCM). Foram usados transistores de canal N ($V_T \approx 0.6V$) de $2\mu m$ com tecnologia CMOS. Todos

os transistores no espelho simples e nos CCM's têm a mesma razão de aspecto ($W/L=18\mu\text{m}/5\mu\text{m}$), com valor da corrente de normalização de folha I_{SQ} de 55nA.

As Figs. 3.7 a 3.9 apresentam detalhes da característica de saída dos espelhos de corrente. Foram escolhidos os valores de $r=1/3$, $1/2$ e $2/3$, respectivamente, de acordo com a Fig. 3.6, para $i_f=1$, 10 e 100 e o ganho $A=30$.

Note que o LV-CCM's atinge a saturação com uma tensão dreno-fonte da ordem de duas vezes a tensão de saturação do espelho de corrente simples. O CCM auto-polarizado (self CCM) satura com uma tensão muito maior que o CCM "otimamente" polarizado (LV-CCM).




Fig. 3.7: Detalhes experimentais da característica de saída do espelho de corrente em inversão fraca ($i_f=1$).




Fig. 3.8: Detalhes experimentais da característica de saída do espelho de corrente em inversão moderada ($i_f=10$).




Fig. 3.9: Detalhes experimentais da característica de saída do espelho de corrente em inversão forte ($i_f=100$).

3.6 Conclusões

Neste capítulo foi apresentado e analisado um circuito de polarização muito simples, válido para qualquer densidade de corrente e permitindo máxima excursão da tensão de saída. Partindo de um fator de multiplicação da impedância de saída, exigida para o estágio cascode relativo ao estágio simples, e da excursão de saída é possível determinar uma rede “ótima” de polarização. Os resultados experimentais confirmam a metodologia de projeto da rede de polarização. Tal circuito de polarização é muito útil em projetos de baixa tensão.

No capítulo 4 será proposta uma nova estrutura de amplificador operacional classe AB. O circuito de controle da corrente quiescente e de manutenção da corrente mínima será o circuito seletor de corrente mínima que será estudado com detalhes na seção 4.2.

CAPÍTULO 4

AMPLIFICADOR CLASSE AB PROPOSTO

4.1 Introdução

Neste capítulo são apresentados o estudo e o equacionamento para o projeto de um ampop com saída classe AB que utiliza circuito de manutenção de corrente mínima [45, 46] para os transistores de saída. A estrutura do amplificador é muito simples, seu consumo de potência é muito baixo, podendo operar com tensões de alimentação de até 1,5V na tecnologia CMOS AMS 0.8 μ m. O bloco de controle classe AB é composto de um circuito translinear, cuja análise e resultados experimentais são apresentados na seção 4.2. A operação do ampop junto com os resultados da simulação são apresentados na seção 4.3. Na seção 4.4 é apresentado o leiaute observando-se algumas regras básicas para a preparação do mesmo. Por último, seções 4.5 e 4.6, são apresentados os resultados experimentais e as conclusões.

4.2 Circuito seletor de corrente mínima – CSCM

Na operação clássica de um estágio de saída classe AB pelo menos um dos transistores de saída corta. Para obter o controle classe AB onde a corrente mínima nos transistores de saída seja diferente de zero, é importante o uso de blocos de função não linear que podem ser realizados por um circuito translinear MOS [45-47]. A relação entre as correntes de dreno dos transistores de saída é mostrada na Fig. 4.1(a), onde pode ser observado que no momento em que a corrente no transistor n-MOS (I_N) é máxima a corrente no transistor p-MOS (I_P) é mínima e aproximadamente constante e vice-versa. A corrente mínima tende a ser metade do valor quiescente. Esta corrente é necessária para manter o transistor conduzindo enquanto o outro estiver suprindo ou absorvendo a corrente da carga, A função apresentada nesta figura é adequada para a operação classe AB, no entanto, a relação entre, a corrente quiescente e a corrente mínima não precisa ser necessariamente 2.




Fig. 4.1: Característica de saída classe AB: (a) Função não linear para controle classe AB. (b) Estágio de saída classe AB fonte comum.

Existem várias formas de implementar a característica representada na Fig. 4.1(a) [45-47]. Uma delas é baseada no circuito seletor de corrente mínima da Fig. 4.2(a) [46]. Para análise deste circuito, assuma que todos os transistores possuam a mesma geometria. Quando I_N é muito maior que I_P a tensão V_{DM4} tende a ser muito pequena, desta forma, $V_{GSM3} \approx V_{GSM2}$ e a corrente de saída tende a ser igual à I_P . Quando I_N é muito menor que I_P a tensão V_{DM4} aumenta fazendo $V_{GSM3} \ll V_{GSM2}$ e a corrente de saída aproxima-se do valor de I_N . Por último, quando I_N e I_P são iguais, as tensões de porta de M3 e M4 são as mesmas e a corrente na saída fica igual à metade do valor delas.




Fig. 4.2: Estrutura translinear: (a) de corrente mínima [46]. (b) para demonstrar o princípio da Fig. 4.1(a).

A Fig. 4.2(b) mostra o circuito utilizado para validação do conceito apresentado onde novamente as razões de aspecto de todos os transistores são iguais. No anexo 2 encontra-se a lei da malha translinear. A corrente I_{DM2} foi fixada em I_B . Quando I_N é muito maior que I_B a corrente I_P tende a ser igual a I_B . Quando I_N se aproxima de $2I_B$ a corrente I_P

tende a ser igual a $2I_B$. Quando I_N é menor que $2I_B$, I_P tende para valores maiores que $2I_B$. De outra forma, quando as correntes I_P e I_N são iguais, a tensão V_{GM3} fica igual a V_{GM4} . Os transistores M1 e M2 comportam-se como associação série de dois transistores (transistor composto) onde M2 saturado e M1 na região triodo, este transistor composto forma um espelho com M3 (M4), Fig. 4.2(b), mas com metade da razão de aspecto de um transistor individual.

O estágio translinear MOS mostrado na Fig. 4.2(b) foi simulado com o simulador SMASH. A tecnologia escolhida foi a ES2-0.7 μ m com o modelo ACM. Os transistores possuem a mesma razão de aspecto de 50 μ m/20 μ m. Os resultados obtidos são mostrados nas Figs. 4.3 e 4.4. As simulações foram realizadas para os níveis de inversão de $i_f = 0,2$; 0,7; 2; 7 e 20. Na Fig. 4.3 são mostradas as curvas de I_P em função de I_N normalizadas com I_B . A Fig. 4.4 apresenta o mesmo resultado da Fig. 4.3 com uma década a mais de corrente.

O ponto de interseção, Figs. 4.3 e 4.4, representa $V_{GM1} = V_{GM2}$, logo M1 e M2, neste ponto, formam um transistor composto com L duplicado, assim, $I_P = I_N = 2I_B$. Nos extremos, quando I_N/I_B aumenta $I_P = I_B$ e quando I_P/I_B aumenta $I_N = I_B$. Observa-se ainda que, quanto maior é o nível de inversão mais assimétrico se torna a característica de transferência.




Fig. 4.3: Característica de transferência normalizada simulada. ($I_S = 170\text{nA}$)




Fig. 4.4: Característica de transferência normalizada simulada. ($I_S = 170nA$)

Para a realização experimental foi utilizado um CI da Microdul MD1N2 com vários transistores MOS. Os transistores usados possuem razões de aspecto de $18\mu m / 5\mu m$, $V_T = 0,6V$ e a corrente $I_S = 200nA$. O circuito foi alimentado com 5V. A corrente I_B foi fixada nos valores mostrados abaixo e para cada valor de corrente I_B variou-se I_N de 1 a 10%.

$I_B/I_S = 0,3$	$I_B = 60nA$	com	$60 nA \leq I_{in} \leq 600nA$
$I_B/I_S = 1,0$	$I_B = 200nA$	com	$200nA \leq I_{in} \leq 2\mu A$
$I_B/I_S = 3,0$	$I_B = 600nA$	com	$600nA \leq I_{in} \leq 6\mu A$
$I_B/I_S = 10$	$I_B = 2\mu A$	com	$2\mu A \leq I_{in} \leq 20\mu A$
$I_B/I_S = 30$	$I_B = 6\mu A$	com	$6\mu A \leq I_{in} \leq 60\mu A$




Fig. 4.5: Característica de transferência normalizada prática. ($I_S = 200nA$)

Os resultados da realização prática podem ser observados na Fig. 4.5. Os resultados ficaram muito próximos comparados com a simulação. A principal diferença está no leve deslocamento do ponto de cruzamento entre as curvas, isto se deve ao descasamento entre os transistores do circuito translinear implementado. A descontinuidade que aparece no canto superior esquerdo em $i_f=10$ e $i_f=30$ é devido a resolução dos valores medidos.

Comparando os resultados da simulação e da realização prática com a função translinear da Fig. 4.1(a) pode-se concluir que o circuito translinear da Fig. 4.2(b) é adequado para as aplicações em amplificadores classe AB.

O circuito seletor de corrente mínima, como mencionado anteriormente, possui alguma assimetria. Para convertê-lo em um circuito simétrico M1 e M2 podem ser divididos em M1A, M1B e M2A, M2B, respectivamente, como mostra a Fig. 4.6.




Fig. 4.6: Estrutura translinear modificada.

Para comprovar esta simetria vamos realizar uma análise AC de pequenos sinais no circuito da Fig. 4.6. Considere todos os transistores com a mesma razão de aspecto e que M2A e M2B estejam saturados. No ponto quiescente onde v_N e v_P são iguais, as tensões v_1 e v_2 são calculadas através das equações (4.3) e (4.4), respectivamente.

$$v_1 = \frac{g_{mgM2A}v_P - g_{mgM1A}v_N}{2g_{mdM1A}} \quad (4.3)$$

$$v_2 = \frac{g_{mgM2B}v_N - g_{mgM1B}v_P}{2g_{mdM1B}} \quad (4.4)$$

onde g_{mgM1A} , g_{mgM2A} , g_{mgM1B} , g_{mgM2B} , g_{mdM1A} e g_{mdM1B} , são as condutâncias de porta e de dreno dos transistores M1A, M2A, M1B e M2B, respectivamente. $g_{mdM1A}=g_{msM2A}$, onde

g_{mdM1A} é a condutância de dreno de M1A e g_{msM2A} é a condutância de fonte de M2A. Como as dimensões dos transistores são as mesmas, então $g_{mgM1A} = g_{mgM1B}$, $g_{mgM2A} = g_{mgM2B}$ e $g_{mdM1A} = g_{mdM1B}$. Se $I_P = -I_N$ temos que $v_N = -v_P$ e através das equações (4.3) e (4.4) tem-se que $v_1 = v_2$. O comportamento de pequenos sinais das duas correntes de saída são as esperadas (simétricas) para o circuito seletor de corrente mínima.

Como exemplo pode-se observar a Fig. 4.7 onde aparece a simulação de um estágio de saída utilizando o CSCM. Na Fig. 4-7(a) é mostrado o resultado do circuito sem divisão dos transistores e na Fig. 4-7(b) aparece o resultado com o circuito modificado. Estas figuras mostram a simetria entre as correntes de saída para um amplificador classe AB com as modificações sugeridas.




Fig. 4.7: Correntes de saída para um estágio de saída classe AB com CSCM; (a) simples, (b) modificado.

4.3 Estrutura proposta do amplificador

Nossa estrutura de ampop classe AB com malha de realimentação está baseada em [29]. Comparando a estrutura apresentada em [29], veja Fig. 2.13, com a estrutura proposta neste trabalho, Figs. 4.8 e 4.9, verifica-se que foram utilizadas basicamente as mesmas idéias. Foi usado o circuito defasador (M7 e M8) para gerar um defasamento de 180° em uma das saídas do primeiro estágio. O controle CMFB é realizado pelo circuito translinear de corrente mínima visto na seção anterior e a tensão de referência V_D da Fig. 2.13 é fixada pelas tensões V_{GS} 's dos transistores M7 e M26, Figs. 4.8 e 4.9, e a tensão VSS. A inovação está justamente no circuito CMFB, que no nosso caso, é representado pelo circuito de polarização, Fig 4.8, que além de polarizar, controla a operação classe AB do circuito. O circuito proposto é muito mais simples e não necessita de fontes adicionais para polarizar o circuito de controle classe AB.




Fig. 4.8: Princípio do amplificador compacto classe AB.

Os principais requisitos do ampop a ser projetado são:

- 1- Baixa tensão de alimentação. As tecnologias de circuitos integrados atuais exigem baixa tensão de alimentação.
- 2- Carga RC (ou melhor carga MOSFET-C). É essencial que a corrente quiescente seja baixa para baixa dissipação estática.
- 3- Garantir corrente mínima (I_{min}) no transistor de saída inativo. No amplificador classe AB, deve ser garantida uma corrente mínima para evita atrasos quando o transistor não ativo é novamente solicitado.
- 4- Tensão de modo comum constante na entrada. O estágio de entrada não precisa ser “rail-to-rail” (rtr), para a aplicação proposta (amplificador inversor).

- 5- Como uma consequência da baixa tensão é indispensável ter rtr na saída para não haver redução significativa da faixa dinâmica.
- 6- Atender requisitos do tempo de estabilização. Depende da frequência de chaveamento (menor que $5\mu\text{s}$ para frequência de 50kHz no chaveamento).

O transistor canal p foi escolhido para o estágio diferencial de entrada dos ampops porque as chaves e os resistores (formados por transistores), empregados na tecnologia MOSFET chaveado, serão de canal n operando com tensão de modo comum próxima da tensão negativa de alimentação.

O ampop proposto, Fig. 4.9, é constituído de dois estágios mais o circuito de controle classe AB. O primeiro estágio é formado por um amplificador diferencial (M1 e M2) com saída cascode (M3-M6) proporcionando ganho de tensão elevado. O segundo é um amplificador “push-pull” (M25 e M26) operando em classe AB realizando a função não linear mostrada na Fig. 4.1(a). O circuito de controle classe AB é formado por dois CSCM [47], constituídos pelos transistores M10-M13 e MD10-MD13. São usados dois CSCM para manter a simetria na estrutura. Porém é possível o uso de apenas um CSCM. Cada circuito CSCM é dividido em dois para melhorar a simetria das correntes nos transistores de saída, veja Figs. 4.6 e 4.7. Os transistores M7 e M8 são utilizados para gerar um defasamento de 180° em uma das tensões de saída do primeiro estágio para controle do transistor de saída M25. Quando as tensões V_{DM5} e V_{DM6} são iguais, isto é, quando as tensões de entrada são iguais, a corrente de saída é nula e a corrente quiescente nos transistores de saída é dada por:

$$I_{Q26} = I_B \frac{(W/L)_{26}}{(W/L)_{11}} \quad I_{Q25} = I_B \frac{(W/L)_7}{(W/L)_{11}} \cdot \frac{(W/L)_{25}}{(W/L)_8} \quad (4.5)$$

Quando a tensão $V_+ > V_-$ V_8 tende a permanecer aproximadamente constante enquanto que V_{I0} tende a acompanhar o aumento de V_+ . Isto ocorre devido à atuação do circuito CSCM. A corrente em M26 permanece aproximadamente constante e igual a I_{min} , enquanto que a corrente em M25 aumenta segundo o aumento de V_+ tendendo para I_{max} . Os transistores M10-M13 e MD10-MD13 (com as mesmas razões de aspecto) fixam a corrente mínima nos transistores de saída igual à metade da corrente quiescente de saída. A tensão de alimentação mínima para este amplificador é de $V_{GS} + 2V_{Dssat}$. Este circuito não necessita de fontes de corrente adicionais para a polarização do circuito de controle classe AB. O

problema que este circuito apresenta é a assimetria imposta pelo circuito de defasamento M7-M8.

Para o projeto do amplificador foram empregados os parâmetros da tecnologia CMOS 0,8 μ m da AMS [48]. As simulações foram realizadas com o simulador SMASH versão 4.0 e modelo ACM [12]. Os parâmetros para a tecnologia são: $\mu_n C'_{ox} = 100\mu\text{A}/\text{V}^2$, $\mu_p C'_{ox} = 36\mu\text{A}/\text{V}^2$, $V_{Tn} = 0,84\text{V}$, $V_{Tp} = -0,74\text{V}$, $I_{SQn} = 43,9\text{nA}$ e $I_{SQp} = 15,8\text{nA}$, onde I_{SQn} e I_{SQp} ($I_{SQ} = \mu n C'_{ox} \phi^2 / 2$, onde “n” é o fator de inclinação) [12] são as correntes de normalização para o transistor quadrado de canal n e de canal p, respectivamente.




Fig. 4.9: Amplificador com controle classe AB corrente mínima.

O amplificador classe AB corrente mínima foi projetado para ser utilizado em um “sample-hold” (S/H) da técnica MOSFET chaveado (SM) [10, 11], Fig. 4.10. Os requisitos a serem atendidos são: frequência de ganho unitário de 1MHz para aplicação na faixa de áudio, capacitor de “hold” $C_H = 5\text{pF}$ e condutância de carga (condutância de M3 na Fig. 4.10) dada pela equação (4.6).

$$g_L = \mu_n C'_{ox} n \frac{W}{L} (V_p - V_s) \quad (4.6)$$

Onde a razão de aspecto para os transistores de carga é igual a 10 μ m/20 μ m, a tensão de porta é V_{DD} , a tensão de fonte é V_X , e o fator de inclinação $n = 1,3$. Com a equação (4.6) tem-se que $g_L = 17\mu\text{S}$. Os valores de C_H e g_L foram escolhidos para satisfazer exigências quanto ao ruído, tempo de estabilização e relação da condutância da chave/(condutância do

transistor de carga) que deve ser muito pequena para diminuir a influência das não idealidades da chave na resposta transiente. O processo de escolha foi iterativo. Para se ter uma idéia, as chaves têm que ter dimensões mínimas para injeção de carga mínima, desta forma, $W_{chave} = 2\mu\text{m}$ e $L_{chave} = 0,8\mu\text{m}$, onde o comprimento do canal é o mínimo possível e W maior que L para diminuir o valor da resistência de canal. Em função disto, os transistores de carga têm que ter uma relação W/L , tal que a resistência dos mesmos seja grande comparada com a das chaves (por exemplo, 1/2). Como o trabalho é na faixa de áudio, optou-se por um projeto conservador. Portanto, o 1/2 passou para 10/20.




Fig. 4.10: Circuito S/H em modo amostragem [10, 11].

O tempo de estabilização deve ser menor ou igual a $5\mu\text{s}$ para um erro (δ) de 0,4% do valor final, o que representa uma precisão de 8bits (aplicações com frequências na faixa de sinal de voz), aproximadamente. O tempo de estabilização para o circuito S/H SM é dado pela equação (4.7), a qual é deduzida no anexo 3 fazendo-se $g_1 = g_2 = g_3$, que são as condutâncias dos transistores M1, M2 e M3, respectivamente (Fig. 4.10), iguais a g_L , $g_{m25} = g_{m26}$ e $GBW = g_m/C_{C1}$. Com a equação (4.7), equação (A3.27) do anexo 3, determina-se o valor mínimo da transcondutância do segundo estágio $g_{mII} = 2g_{m25} = 2g_{m26}$.

$$t_s = \left[\frac{3g_L + 2g_{mII}}{GBWg_{mII}} + \frac{C_H}{g_L} \right] \ln(1/\delta) \quad (4.7)$$

Estabelecendo-se que a frequência do zero do ampop em malha aberta seja aproximadamente 10 vezes maior que a frequência de ganho unitário, obtêm-se g_{mI} , transcondutância do estágio diferencial de entrada. Para o estágio de entrada com g_{mI} , pode-se determinar a corrente mínima (I_{Bmin}) para satisfazer esta transcondutância através da equação (4.8) [34] com $i_f \ll I$ (condição de inversão muito fraca). Assim, $I_{Bmin} = 0,5\mu\text{A}$. O

valor adotado para o projeto foi de $0,6\mu\text{A}$. Com este valor da corrente I_B , determina-se o nível de inversão dos transistores do par diferencial $i_{f1,2} = 1$.

$$I_D = n \cdot \phi_t \cdot g_m \cdot \left(\frac{1 + \sqrt{1 + i_f}}{2} \right) \quad (4.8)$$

$$\left(\frac{W}{L} \right) = \frac{g_m}{\mu_{n,p} \cdot C_{ox}' \cdot \phi_t} \left(\frac{1}{\sqrt{1 + i_f} - 1} \right) \quad (4.9)$$

$$\left(\frac{W}{L} \right) = \frac{I_B}{I_{SQP} i_f} \quad (4.10)$$

Com a equação (4.9) e com o nível de inversão obtido anteriormente determina-se o valor da razão de aspecto dos transistores do par diferencial de entrada. A corrente quiescente mínima (I_{Qmin}) do segundo estágio (estágio “push-pull”) também é determinada pela equação (4.9) [34] onde $g_m = g_{mII}/2$ e $i_f \ll 1$. Foi encontrado o valor de $I_{Qmin} = 1,1\mu\text{A}$. O valor adotado para I_Q é de $1,5\mu\text{A}$ dando o dobro do nível de inversão do estágio de entrada. Com este nível de inversão e com o valor da corrente quiescente determinou-se as razões de aspecto dos transistores de saída.

As razões de aspecto dos transistores de polarização M30 e M32 são determinadas utilizando a equação (4.10) [34] com $I_B = 0,6\mu\text{A}$ e $i_f = 10$ para manter um compromisso entre área ocupada e consumo de potência. As razões de aspecto dos transistores M31, M33, M34, M21 e M22 são metade da razão de aspecto de M30. Para os transistores M3-M6 e M40 utilizou-se o nível de inversão do segundo estágio ($i_f = 2$) e corrente $I_B/2$.

Para os transistores que compõem os circuitos CSCM do ampop proposto, suas razões de aspecto são dadas pela equação (4.11),

$$\left(\frac{W}{L} \right)_{10-13} = \left(\frac{W}{L} \right)_{D10-D13} = \frac{I_B/2}{I_Q} \left(\frac{W}{L} \right)_{26} = \frac{7}{2} \quad (4.11)$$

A razão de aspecto do transistor M7 deve ser igual a razão de aspecto dos transistores do circuito CSCM. A razão de aspecto do transistor M8 é dada pela equação (4.12),

$$\left(\frac{W}{L} \right)_8 = \frac{I_B/2}{I_Q} \left(\frac{W}{L} \right)_{25} \quad (4.12)$$

O capacitor de compensação C_{C2} foi determinado através da equação (A3.13) com os valores GBW e g_{mI} . Enquanto que C_{C1} foi determinado pela relação obtida no anexo 3 onde $C_{C1} = C_{C2} / 2$. Os valores dos capacitores de compensação são, $C_{C1} = 0,5\text{pF}$ e $C_{C2} = 1\text{pF}$. Os comprimentos de canais (L) foram escolhidos próximos do valor mínimo da tecnologia ($0,8\mu\text{m}$) para reduzir a área ocupada. Na tabela 4.1 estão relacionadas as razões de aspecto dos transistores da Fig. 4.9 para a aplicação descrita neste trabalho, juntamente com seus respectivos níveis de inversão.

Tabela 4.1: Razões de aspecto e níveis de inversão dos transistores do amplificador classe AB.

Transistores	W/L ($\mu\text{m}/\mu\text{m}$)	i_f
$M_{1,2}$	38/2	1
M_{25}	95/2	2
M_{26}	35/2	2
$M_{40,3,4,5,6}$	14/4	2
$M_{31,33,34,35,36}$	8/4	10
$M_{7,10,D10,11,D11,12,D12,13,D13}$	7/2	2
M_8	19/2	2
$M_{30,32}$	16/4	10

Para obter as tensões V_{b1} e V_{b2} , Fig. 4.9, pode ser usado o circuito de polarização apresentado no capítulo 3. Porém, estas tensões foram feitas iguais a V_{DD} e V_{SS} , respectivamente, com o objetivo de simplificar e diminuir o consumo de potência.

Para os valores de projeto (transistor de carga e realimentação com valores de $10\mu\text{m}/20\mu\text{m}$) $I_{Dm\acute{a}x} = 3,5\mu\text{A}$. Assim o ampop deve fornecer pelo menos duas vezes esta corrente.

A corrente máxima na saída do ampop é limitada pela máxima excursão do sinal nos nós 8 e 10 quando não há limitação na excursão do sinal de tensão na saída. Outra limitação para a corrente máxima na saída ocorre sobre o transistor M7. Quando a corrente em M25, Fig. 4.9, tende a aumentar, a corrente em M7 e M8 também aumenta. A tensão na porta de M7 aumenta e a queda de tensão sobre o transistor M8 aumenta, diminuindo a tensão V_{DS} de M7 tendendo a tirar este transistor da saturação (Anexo 4), restringindo o aumento da corrente na saída.

O circuito projetado foi simulado com o SMASH 4.0 [49] utilizando-se modelo ACM [12]. Através da característica DC do ampop em malha aberta, foi verificada tensão de offset sistemática de 32nV . Na Fig. 4.11 é apresentada a característica AC do ampop em

malha aberta. O ganho em baixas frequências é de 140dB. A margem de fase é de 35°. O ampop foi projetado para satisfazer um determinado tempo de estabilização em malha fechada (S/H), Fig. 4.10, não sendo otimizado em termos de margem de fase para ganho unitário.




Fig. 4.11 Característica AC do ampop classe AB. Simulada.

A Fig. 4.12 apresenta a característica DC do amplificador S/H da Fig. 4.10 com fonte de corrente de entrada I_{in} variando de $\pm 6\mu\text{A}$ e tensão V_X , equação (1.6), igual a $-0,6\text{V}$. Nesta figura são mostradas as correntes dos transistores M25 e M26 internos ao ampop. A corrente quiescente está em torno de $1,6\mu\text{A}$ e o valor mínimo tendendo para $0,8\mu\text{A}$ ($I_Q/2$).




Fig. 4.12: Característica DC do amplificador S/H da Fig. 4.10.
A variável do eixo x é a corrente de entrada I_{in} .

Os pontos de quebra em torno de $10\mu\text{A}$ são provocados pela limitação máxima da excursão da tensão na saída do ampop. Isto é, com a corrente em torno de $4,5\mu\text{A}$ nos transistores de carga a tensão na saída tende a atingir os valores de V_{DD} e V_{SS} .

A máxima corrente que o ampop, aqui projetado, pode fornecer é de $95\mu\text{A}$, aproximadamente. Se pensarmos em otimizar o ampop para que sua corrente de saída máxima seja aproximadamente igual a duas vezes a corrente máxima na carga ($I_{Lmáx}$), seremos limitados pelo valor de g_{mII} , isto é, para reduzir $I_{Lmáx}$ devemos reduzir I_Q . Se I_Q for reduzido, g_{mII} também reduzirá e, conseqüentemente, aumentará o tempo de estabilização que é um parâmetro fixo pelo projeto.

Na Fig. 4.13 tem-se a resposta transitória do S/H. As tensões V_{20} e V_{54} representam a tensão de saída e a tensão de entrada, respectivamente, do circuito da Fig. 4.10. Foi aplicada uma onda quadrada com frequência de 50kHz e amplitude de $\pm 0,01\text{V}$ com um nível DC igual a V_X . O sinal de saída estabiliza com erro inferior a $0,4\%$ (ou 8bits de resolução) após $4\mu\text{s}$ da aplicação do sinal de entrada.

Os picos que aparecem no momento do chaveamento são porque o ampop não responde instantaneamente à excitação de entrada, gerando um acréscimo de tensão na saída dado por:

$$\Delta V_O = V_i \frac{R_O // R_3}{R_1 + R_2 + R_O // R_3} \quad (4.13)$$

onde R_O é a resistência de saída do ampop e R_1 , R_2 e R_3 são as resistências equivalentes dos transistores M1, M2 e M3 da Fig. 4.10.




Fig. 4.13: Resposta transiente do circuito S/H da Fig. 4.10.

No anexo 4 são apresentados os resultados do PSRR, CMRR, ruído e impedância de saída, obtidos por simulação do ampop e do S/H.

As características simuladas do ampop e do S/H estão relacionadas na tabela 4.2.

Tabela 4.2: Características simuladas do ampop e do S/H.

Grandeza	Valor	Unidade	Grandeza	Valor	Unidade
$V_{DD} = -V_{SS}$	0,75	V	CMRR do ampop (DC)	150	dB
I_B	0,6	μA	$PSRR(V_{DD})$		
I_Q	1,6	μA	DC	110	dB
I_{total} (do ampop)	4	μA	100kHz	25	dB
G_{DC}	140	dB	$PSRR(V_{SS})$		
f_u	1	MHz	DC	130	dB
t_s (0.4%)	< 4	μs	100kHz	25	dB
Tensão de modo comum (V_X)	-0.6	V	Tensão de ruído na entrada do ampop ($f=1\text{kHz}$)	199	$\text{nV}/\sqrt{\text{Hz}}$
Corrente máxima de saída	± 95	μA	Integral do ruído na entrada do ampop (100Hz-10kHz)	15	μV
THD (S/H) ($f=1\text{kHz}$, 0,1Vp)	-70	dB	Z_{out} (malha aberta) (1kHz)	40k	Ω
			Z_{out} (malha fechada) S/H (1kHz)	70	Ω

4.4 Leiaute do amplificador e do circuito “Sample/Hold”

Para a realização do leiaute foram utilizados o programa L-EDIT da TANNER TOOLS [50] e as regras de projeto da Austria Mikro Systeme – AMS, processo CYE 0,8 μm , Design Rules versão 2 [48]. A integração foi feita através do Centro de Pesquisa Renato Archer – CenPRA situado em Campinas, através do Programa Multi-Usuário – PMU.

O leiaute é composto basicamente de cinco blocos, Fig. 4.14; um sample/hold com conversores VxI e IxV, um circuito de mínima corrente, um circuito divisor de tensão transistorizado juntamente com um transistor de teste e dois ampops independentes sendo que um dos ampops (ampop B) possui os transistores de saída em aberto. Na Fig. 4.15 é possível identificar o circuito S/H (segundo ampop de cima para baixo), o conversor VxI (primeiro ampop, sendo que, a resistência de conversão é externa), o conversor IxV (terceiro ampop, também com resistor de conversão externo), o ampop isolado para teste (quarto ampop), o ampop com os transistores de saída em aberto para possibilitar a medição das correntes nos mesmos, o transistor isolado para teste, o circuito divisor de tensão (V_{cm}), e por último, um circuito de mínima corrente, no canto superior esquerdo. O ampop classe AB, sem os “pads”, ocupa uma área de 0,018 mm^2 .




Fig. 4.14: Blocos que compõem o leiaute.




Fig. 4.15: Leiaute das estruturas da Fig. 4.14.

Na tabela 4.3 está a descrição dos pinos da Fig.4.15.

Tabela 4.3: Descrição dos pinos do circuito da Fig. 4.15.

PINO	DESCRIÇÃO	PINO	DESCRIÇÃO
IB_T	Polarização do circuito de teste mínima corrente	NC	Nada conectado
VinR	Entrada do conversor VxI	Vdd	Alimentação geral positiva
IB_{SH}	Polarização geral do S/H	VoA	Saída do Ampop A
Vss	Alimentação geral negativa	NC	Nada conectado
IB_A	Polarização do ampop de teste A	Ro2	Conexão 2 para o resistor de realimentação
VnA	Entrada inversora do ampop A	Ro1	Conexão 1 para o resistor de realimentação
VpA	Entrada não inversora do ampop A	CK	Entrada de clock
IB_B	Polarização do ampop B	Vcm	Saída tensão de modo comum
VinB	Entrada inversora do ampop B	T2	Terminal 2 do transistor de teste
VipB	Entrada não inversora do ampop B	T1	Terminal 1 do transistor de teste
VonB	Saída n do ampop B	IN	Entrada N do circuito mínima corrente
VopB	Saída p do ampop B	IP	Entrada P do circuito mínima corrente

Para a implementação do circuito foram observadas algumas regras básicas de layout [51, 52]. A chave do S/H foi isolada com anéis de guarda n e p para minimizar o efeito do chaveamento no restante do circuito. No ampop, Fig. 4.16, os transistores do par diferencial foram divididos e posicionados com centróide comum. Para os espelhos de corrente, os transistores foram divididos em transistores unitários e entrelaçados de tal forma a melhorar o casamento entre eles e diminuir os efeitos parasitários e variações tecnológicas. Os capacitores foram implementados em duplo poli (poli 1 e poli 2) com proteção de poço para evitar o acoplamento com o substrato e assim diminuir o ruído e interferências originárias do substrato.




Fig. 4.16: Leiaute do ampop classe AB.

4.5 Resultados experimentais

Foi medida, para cada uma das amostras, a corrente da fonte de alimentação V_{DD} e a tensão de modo comum gerada pelo divisor transistorizado, com a corrente de polarização dos ampops igual a zero, isto é, o terminal I_{BT} ligado ao V_{SS} e os terminais I_{BA} e I_{BB} ligados ao V_{DD} . Os resultados aparecem na tabela 4.4. Pode-se observar que as amostras B e C apresentam consumo excessivo. Provavelmente problema no momento do encapsulamento. Porém, gera a tensão de referência esperada de $-0,6V$ para alimentação de $\pm 0,75V$.

Tabela 4.4: Correntes da fonte de alimentação e tensão de modo comum.

	Amostra A	Amostra B	Amostra C	Amostra D	Amostra E
$I_{div}(\mu A)$	3,36	41,54	41,36	3,39	3,28
$V_{cm}(V)$	-0,596	-0,595	-0,596	-0,597	-0,599

A Fig. 4.17 mostra os resultados simulado e prático para o transistor de carga (10/20). O transistor está sob mesma condição de operação como carga do S/H, isto é, operando com tensão de modo comum de $-0,6V$, $V_G = V_{DD}$ e $V_S = -V_{SS}$. O esperado é uma excursão simétrica da corrente de $\pm 3,6\mu A$ para tensão de dreno variando de $\pm 0,75V$. Os resultados práticos para todas as amostras são mostrados na tabela 4.5.




Fig. 4.17: Característica de saída do transistor de carga (amostra A).

Tabela 4.5: Correntes de dreno máximas e mínimas do transistor de teste.

	Amostra A	Amostra B	Amostra C	Amostra D	Amostra E
$I_{Dm\acute{a}x}(\mu A)$	3,5	0,23	0,22	3,5	3,3
$I_{Dm\grave{i}n}(\mu A)$	-3,9	-2	-4	-3,9	-3,9

De acordo com a tabela 4.5 somente as amostras A, D e E estão operando dentro do esperado. As amostras B e C apresentam correntes máximas de dreno completamente fora do esperado. Provavelmente defeito de fabricação ou encapsulamento das amostras.

4.5.1 Medição da característica de transferência DC do ampop em malha aberta

A característica de transferência DC medida no circuito da Fig. 4.18(a) é apresentada na Fig. 4.18(b). Esta medição foi feita com tensão de alimentação de 1,2V e $-0,3V$ referenciada em 0V, o ampop foi mantido em malha aberta, com divisor de 1000 na entrada ($R1 = 1M\Omega$ e $R2 = 1k\Omega$.) e com corrente de polarização de $0,6\mu A$. Foram medidos os ampops A e B das cinco amostras. Os resultados são apresentados na tabela 4.6. Observa-se que a amostra A apresenta tanto o amplificador A como o B dentro das especificações esperadas, isto é, ganho DC maior que 120dB e tensão de offset em torno de 1mV. O ganho DC baixo que aparece em algumas das amostras é devido à polarização dos transistores que formam os estágios cascode. Este tipo de polarização restringe a operação dos transistores levando-os para a região triodo. A tensão de offset (V_{os}) elevada também pode ser relacionada com a polarização dos estágios cascode. Portanto, a utilização do circuito de polarização proposto no capítulo 3 aumentaria o consumo de potência e a área ocupada, mas garantiria a operação dos transistores do estágio cascode na saturação.

Tabela 4.6: Tensão de offser e ganho DC das amostras.

AMOSTRA	A		B		C		D		E	
AMPOP	A	B	A	B	A	B	A	B	A	B
V_{os} (mV)	1,1	-1,5	38	6,8	12	0,2	44	5,6	-3,2	3,2
Ganho (dB)	> 120	> 120	70	> 120	> 120	> 120	> 120	74	77	74




Fig. 4.18: (a) circuito usado para determinar a característica DC, (b) característica DC em malha aberta (ampop A da amostra C).

Para verificar o comportamento das correntes de saída foi usado o segundo ampop (com os transistores de saída em aberto) da amostra E. Na Fig. 4.19(a) é apresentado o circuito usado para realizar esta medição. Esta medição foi feita com $V_{DD} = 1,2V$ e $V_{SS} = -0,3V$, para facilitar as medições e referenciar as tensões no terra, ampop em malha aberta,

com divisor de 100 na entrada ($R1 = 1M\Omega$ e $R2 = 10k\Omega$.) e com corrente de polarização de $I_B = 0,6\mu A$.




Fig. 4.19: Circuito para determinar correntes de saída: (a) ampop com transistores de saída com dreno em aberto. (b) correntes nas saídas do ampop.

O resultado da medição, Fig. 4.19(b), mostra um offset de 3,2mV (aproximadamente), corrente mínima tendendo a estabilizar em $0,75\mu A$ e corrente quiescente em $1,5\mu A$, bem dentro do esperado (observar que o ensaio foi realizado com ampop B da amostra E que possui ganho relativamente baixo 74dB. Com a amostra A, de ganho maior que 120dB, é difícil observar o ponto de cruzamento de $1,5\mu A$ devido ao ruído nas medições, mas a corrente mínima é relativamente fácil de se determinar, sendo seu valor relativamente igual ao da amostra E.

4.5.2 Medição das correntes da fonte de alimentação do ampop em malha fechada

Uma forma prática encontrada para verificar o funcionamento da característica DC das correntes de saída do amplificador classe AB é medindo as correntes da fonte de alimentação do ampop na configuração amplificador inversor mostrada na Fig. 4.20. Os resistores são de 56k e a alimentação foi feita com $V_{DD} = 1,2V$ e $V_{SS} = -0,3V$.






Fig. 4.20: Amplificador inversor.


Na Fig. 4.21 podemos observar as correntes totais das fontes de alimentação que representam as correntes do ampop e do divisor transistorizado (I_{div}). A corrente da fonte V_{DD} é constituída de $I_{DD} = 4I_B + I_Q + I_{div}$ que é aproximadamente igual a $7,7\mu\text{A}$ ($I_B=0,6\mu\text{A}$, $I_Q=1,5\mu\text{A}$ e $I_{div}=3,8\mu\text{A}$) enquanto que a corrente da fonte V_{SS} é $I_{SS} = 3I_B + I_Q + I_{div} = 7,1\mu\text{A}$, isto quando a corrente de entrada é igual a zero. A diferença entre os pontos A e B, Fig. 4.21(b), é igual a $I_B = 0,6\mu\text{A}$. O ponto onde as correntes I_{DD} e I_{SS} serão iguais ocorre quando a corrente de entrada é igual a 300nA , ponto C. Na Fig. 4.21(c) temos os resultados experimentais obtidos da amostra A. Os resultados são praticamente idênticos aos simulados, isto porque a amostra A apresentou offset baixo. O ponto de quebra, em torno de $2,5\mu\text{A}$ de corrente de entrada, representa que o transistor n-MOS do estágio push-pull de saída sai da saturação devido à excursão máxima da tensão na saída que atinge valores próximos da tensão de alimentação.



(a)



(b)




(c)

Fig 4.21: Características DC das correntes das fontes de alimentação:
(a) Resultados da simulação, (b) detalhes da simulação, (c) resultados práticos.

4.5.3 Medição da característica AC do ampop em malha aberta.

O circuito utilizado para medir as características AC do ampop é mostrado na Fig. 4.22. A alimentação é de +1,2V e -0,3V. A corrente de polarização é de 0,6μA.



Os valores dos componentes são:

$$R1 = 1,5M\Omega, R2 = 1k\Omega, R_f = 100k\Omega \\ R_L = 27k\Omega, C_L = 2pF \text{ e } C = 15\mu F$$

Fig. 4.22 : Circuito usado para medir características AC.

O objetivo é medir a frequência de ganho unitário extrapolando o ganho em malha aberta do ampop a partir do pólo dominante até a frequência desejada. O capacitor C é um curto circuito para as frequências de interesse. A constante de tempo dada pelo capacitor de carga C_L é desprezível para a faixa de frequência próxima ao pólo dominante do ampop. Desta forma, a função de transferência, equação (4.14), do circuito da Fig. 4.23, foi determinada considerando aproximação de primeira ordem para o ampop, $A(s) \approx GBW/s$.

$$\frac{V_o}{V_i} = \frac{g_1 R_2 (g_f s - GBW g_o)}{GBW g_o g_f R_2 + s (g_L + g_o + g_f - g_f^2 R_2)} \quad (4.14)$$

Onde g_1 , g_f e g_L são as condutâncias dos resistores da Fig. 4.22, g_o e GBW são a condutância de saída e a frequência de ganho unitário do ampop, respectivamente.

O módulo de V_o/V_i na banda passante do amplificador da Fig. 4.22 é,

$$\left| \frac{V_o}{V_i} \right| \approx \frac{g_1}{g_f} \quad (4.15)$$

Determinando o módulo de V_o/V_i quando $\omega = GBW$ e considerando $g_f \ll g_L, g_o$

$$\left| \frac{V_o}{V_i} \right| \approx \frac{g_1 R_2}{1 + g_L/g_o} \quad (4.16)$$

Na Fig. 4.23 é mostrada a curva de magnitude, simulada e medida, de V_o/V_i referente ao circuito da Fig. 4.22 e ainda a reta tangente à curva medida que representa a extrapolação do módulo do ganho até a frequência de ganho unitário do ampop. O ganho

esperado no meio da faixa de passagem é de -24dB , equação (4.15), esta atenuação do ganho do circuito, comparada com o ganho em malha aberta do ampop, é devido ao atenuador de entrada e a resistência de saída do ampop. A frequência de ganho unitário, na curva simulada, é determinada pela passagem desta curva no ponto onde o ganho do circuito é -70dB , equação (4.16) com g_o de aproximadamente $35\mu\text{A/V}$, que representa ganho unitário do ampop em malha aberta. Para determinar a frequência de ganho unitário na curva medida, prolonga-se a inclinação da curva entre a faixa de 10kHz a 100kHz até o ganho equivalente em torno de -70dB encontrando-se uma frequência de aproximadamente 1MHz . Observa-se ainda, através da fase na Fig.4.24, que os pólos dominantes estão mais afastados um do outro do que o esperado por simulação. Existe ainda o efeito da variação do valor dos resistores e capacitores utilizados nas medições, os quais podem variar em até 10% .




Fig. 4.23: Módulo da característica AC do amplificador da Fig. 4.22.




Fig. 4.24 : Fase da característica AC do amplificador da Fig. 4.22.

4.5.4 Medição da resposta transiente.

A resposta transiente é obtida usando o circuito da Fig. 4.25. Os resistores são de $56\text{k}\Omega$ e a alimentação de $\pm 0,75\text{V}$ e as medidas foram tomadas na amostra A. Na Fig. 4.26 pode ser observado o resultado simulado e medido. A simulação foi realizada com capacitor de carga de 5pF para simular possíveis parasitas (ponteiras de teste mais “pads”).




Fig. 4.25: Amplificador inversor usado para testes transientes.

Para obter o resultado prático mostrado na Fig. 4.26(b), foi aplicada uma onda quadrada de $\pm 0,1\text{V}$ de pico com frequência de 50kHz e valor médio igual a V_X ($-0,6\text{V}$). As medições foram realizadas com ponteira ativa de 2pF de capacitância. Observa-se que existe diferença na amplitude das oscilações entre a resposta simulada e medida. Isto se deve ao fato de uma maior influência dos pólos secundários do que a prevista.





Fig. 4.26: Resposta transiente do amplificador inversor; (a) simulado, (b) prático.



0,1V/div, 20µs/div

Fig. 4.27: Sinal senoidal de entrada e saída do amplificador inversor. (10kHz)

Para um sinal senoidal de $\pm 0,1V$ de pico com frequência de 10kHz referenciada em V_X tem-se os resultados apresentados na Fig. 4.27.

No ampop proposto o “slew rate” é dado pela relação entre a corrente de polarização na saída cascode do primeiro estágio e o capacitor de compensação. Para a subida do sinal de saída $SR = I_B / (2C_{C1})$ e para a descida $SR = I_B / (2C_{C2})$.

4.5.5 Teste do circuito Sample-Hold

Para este ensaio foi usado o circuito mostrado na Fig. 4.28, o qual, é composto de um conversor tensão-corrente na entrada e um conversor corrente-tensão na saída de um circuito S/H. Foram usados resistores de $56k\Omega$, alimentação de $\pm 0,75V$, correntes de polarização de $0,6\mu A$ e tensão de referência de $-0,6V$. O sinal de entrada foi um sinal de tensão com onda quadrada de $0,1V$ de pico com frequência de 50kHz referenciado em $V_X = -0,6V$. A tensão de porta da chave “Mck” foi mantida em $+0,75V$.




Fig. 4.28: Circuito S/H+Conversores




Fig. 4.29: Sinais de entrada e saída do S/H+Convertores. (a) simulado, (b) prático.

A Fig. 4.29 apresenta os resultados simulado e prático da resposta transiente do circuito da Fig. 4.28. No momento da transição do sinal de entrada, do nível baixo para o nível alto, ocorre uma pequena ondulação que atrasa o sinal de saída. Esta ondulação é provocada pelos ampops dos conversores e do S/H, cujo efeito, foi explicado através da equação (4.13). A diferença nas oscilações, do nível alto para o nível baixo, na tensão de saída, nos momentos de estabilização da tensão, é esperada, pois o ampop apresenta assimetria quanto à condução em nível alto e nível baixo. Percebem-se também, diferenças na amplitude das oscilações quando da estabilização do sinal de saída nos resultados da simulação, Fig. 4.29(a) e prático, Fig. 4.29(b). Mesmo assim, o circuito é estável e o sinal tende a convergir para os valores esperados (-0,71 e -0,51V).

Aplicando-se um sinal senoidal na entrada do S/H+Convertores de $\pm 0,1V$ de pico com frequência de 10kHz referenciada em V_X e um sinal de clock de 50kHz obtêm-se os resultados apresentados na Fig. 4.30. Nesta figura, observa-se picos no momento do chaveamento. Estes picos têm duas causas, margem de fase insuficiente e falta de proteção (anel de guarda) para os ampops.




Fig. 4.30: Sinais senoidais de entrada e saída do S/H+Conversores. Freq. de clock de 50kHz;

(a) simulado, (b) prático

4.6 Conclusões

O circuito proposto se mostrou bastante simples e adequado para aplicações com baixa tensão de alimentação. Este amplificador é baseado em um circuito de corrente mínima que apresenta comportamento bastante simétrico. Esta estrutura não precisa de fontes de corrente de polarização adicionais o que diminui a quantidade de ruído gerado. Os resultados práticos estão próximos dos resultados obtidos por simulação. Porém, foram observadas alterações na resposta transiente comparada com as previstas. Seu consumo de potência é extremamente baixo (em torno de $8\mu\text{W}$) e apresenta ótimo controle da corrente quiescente e manutenção da corrente mínima no estágio de saída.

A conexão das tensões $Vb1$ e $Vb2$ à fonte de alimentação não foi eficiente para manter a polarização estável em todas as amostras. Isto comprovou a necessidade da utilização do circuito de polarização proposto no capítulo 3. Uma atenção maior deve ser tomada em relação a três pontos: Quanto ao “Slew Rate”, pois este ficou limitado pela corrente de polarização extremamente baixa. Com a compensação em frequência, aumentando a margem de fase. E com o leiaute, protegendo os ampops com anel de guarda.

As conclusões finais e algumas sugestões de novos trabalhos são relatadas no capítulo 5.

]

CAPÍTULO 5

CONCLUSÕES E TRABALHOS FUTUROS

5.1 Conclusões

Este trabalho apresenta basicamente três contribuições importantes. A primeira foi o circuito de polarização para estágio cascode, Fig. 3.5, baseado em uma nova definição da tensão de saturação e do ganho A , que se mostrou muito útil para aplicações que necessitam ser independentes da fonte de alimentação e com máxima excursão dos sinais de saída. A segunda foi um circuito translinear, Fig. 4.2, baseado na associação série de transistores em inversão moderada à fraca para a manutenção da corrente mínima de um estágio de saída classe AB. A terceira foi o amplificador operacional classe AB, Fig. 4.9, bastante simples, com controle eficiente da corrente quiescente e manutenção da corrente mínima de saída realizada através do circuito seletor de corrente mínima. Este amplificador foi implementado e utilizado em um circuito S/H da tecnologia MOSFET chaveado mostrando que o mesmo é adequado para estas aplicações. Não foi possível demonstrar toda a eficiência do ampop proposto porque foram cometidas algumas falhas – leiaute, polarização e compensação em frequência. Mesmo assim, os resultados apresentados nas Figs. 4.26, 4.27, 4.29 e 4.30 são aproximadamente os esperados por simulação.

5.2 Trabalhos futuros

Nosso ampop possui entrada diferencial simples com transistores canal p operando sob tensão de modo comum fixa, próxima a V_{SS} , suas condições de contorno foram específicas para o S/H da tecnologia MOSFET chaveado. O emprego de estruturas “rail-to-rail” para a entrada do ampop pode torná-lo de uso mais geral. Estas entradas seriam compostas de dois pares diferenciais, um com transistores canal p e outro com transistores canal n mais um dispositivo de linearização da transcondutância desta entrada.

O objetivo principal deste trabalho foi apresentar uma nova estrutura de ampop classe AB simples e de baixo consumo. Porém, uma estrutura totalmente diferencial pode ser obtida da estrutura simples com algumas modificações. O estágio de saída do ampop deve ser duplicado e um circuito de controle de modo comum introduzido. Se a carga do ampop for composta de transistores MOS, então será necessária a utilização de um divisor, entre as duas saídas, formado também de transistores MOS.

ANEXO 1

EQUAÇÕES DO CIRCUITO DE POLARIZAÇÃO DO ESTÁGIO CASCODE

A1.1 - Definição da tensão de saturação (V_{DSsat})

A tensão de saturação V_{DSsat} foi definida partindo-se da Fig. 3.2 e das equações apresentadas em [34]. Esta definição é obtida supondo transistor de canal longo onde a mobilidade é tida constante ao longo do canal, independente do campo vertical.

O ganho do amplificador porta comum, Fig. 3.2(a), é dado por

$$A = \frac{g_{ms}}{g_{md}} \quad (\text{A1.1})$$

De acordo com [34] têm-se a seguinte relação entre corrente e transcondutância

$$\frac{I_{F(R)}}{\phi_t \cdot g_{ms(d)}} = \frac{\sqrt{1+i_{f(r)}} + 1}{2} \quad (\text{A1.2})$$

na origem, Fig. 3.2(b) $I_F = I_R$ e $g_{md0} = g_{ms}$, assim,

$$\frac{g_{md}}{g_{ms}} = \frac{\sqrt{1+i_r} + 1}{\sqrt{1+i_f} + 1} \quad (\text{A1.3})$$

A tensão V_{DSsat} definida em [34] é;

$$V_{DSsat} = \phi_t \left[\ln \left(\frac{\sqrt{1+i_f} - 1}{\sqrt{1+i_r} - 1} \right) + \sqrt{1+i_f} - 1 \right] \quad (\text{A1.4})$$

Substituindo as equações (A1.1) e (A1.3) em (A1.4) tem-se;

$$\frac{V_{DSsat}}{\phi_t} = \ln(A) + \left(1 - \frac{1}{A}\right) (\sqrt{1+i_f} - 1) \quad (\text{A1.5})$$

A equação (A1.5) define a tensão de saturação em função do ganho e do nível de inversão.

A1.2 -Análise do circuito de polarização da figura 3.5.

Para iniciar esta dedução vamos considerar que $I_D = I_F$ quando transistores saturados, I_{SQ} de todos os transistores iguais e as razões de aspecto dos transistores são tomadas em relação à razão de aspecto dos transistores indicados com “1”.

Do circuito da Fig. 3.5 têm-se *que* $I_{DMA5} = I_{DM4} = I_{DMB5} = I_{DMB7}$.

A tensão V_{DSM2} normalizada é dada por,

$$\frac{V_{DSM2}}{\phi_t} = \frac{V_{DSMB5} + V_{DSMB7}}{\phi_t} = V_{ref} \quad (A1.6)$$

A corrente $I_{DMA5} = I_{FMA5}$ pois o transistor MA5 está saturado. A corrente em MB5 é dada por,

$$I_{DMB5} = I_{FMB5} - I_{RMB5}$$

A corrente de dreno de MA5 é igual a corrente de dreno de MB5, assim,

$$I_{DMA5} = I_{FMB5} - I_{RMB5}$$

Normalizando com relação a I_{SQ} e multiplicando e dividindo pela razão r ,

$$\frac{I_{DMA5}}{I_{SQ}} = \frac{I_{FMB5} - I_{RMB5}}{I_{SQ}} \frac{r_1}{r_1}$$

$$i_{DMA5} = r_1 (i_{fMB5} - i_{rMB5})$$

Sendo que o nível de inversão de MA5 é igual ao nível de inversão dos transistores do espelho de corrente, logo,

$$i_f = r_1 (i_{fMB5} - i_{rMB5}) \quad (A1.7)$$

Sabendo-se que $I_{FMA5} = \left(\frac{W}{L}\right)_{MA5} f(V_G, V_{ref})$ e $I_{RMB5} = \left(\frac{W}{L}\right)_{MB5} f(V_G, V_{ref})$

Têm-se $\frac{I_{FMA5}}{(W/L)_{MA5}} = \frac{I_{RMB5}}{(W/L)_{MB5}} \rightarrow i_{fMA5} = i_{rMB5}$

$$i_f = i_{rMB5} \quad (A1.8)$$

Substituindo (A1.8) em (A1.7),

$$i_f = r_1 (i_{fMB5} - i_f) \quad (A1.9)$$

$$i_{fMB5} = (1 + 1/r_1)i_f \quad \alpha = 1 + 1/r_1$$

$$i_{fMB5} = \alpha i_f \quad (A1.10)$$

M6 está saturado e a corrente é a mesma de MA5, assim, $i_{DM6} = i_f$

$$i_f = r_2(i_{iMA7} - i_{rMA7}) \quad (A1.11)$$

Mas $i_f = i_{rMA7}$ e $i_f = i_{rMB7}$, destas igualdades e da equação (A1.11), têm-se então que,

$$i_{fMA7} = (1 + 1/r_2)i_f$$

$$i_{fMA7} = \alpha i_f \quad (A1.12)$$

Da tensão dreno fonte normalizada, equação (3.2) e considerando $r_1 = r_2$ tem-se,

$$\frac{V_{DSMB7}}{\phi_t} = \sqrt{1 + \alpha i_f} - \sqrt{1 + i_f} + \ln \left(\frac{\sqrt{1 + \alpha i_f} - 1}{\sqrt{1 + i_f} - 1} \right) \quad (A1.13)$$

$$\frac{V_{DSMB5}}{\phi_t} = \sqrt{1 + \alpha i_f} - \sqrt{1 + i_f} + \ln \left(\frac{\sqrt{1 + \alpha i_f} - 1}{\sqrt{1 + i_f} - 1} \right) \quad (A1.14)$$

Substituindo as equações (A1.13) e (A1.14) em (A1.6), tem-se,

$$\frac{V_{ref}}{2\phi_t} = \frac{V_{DSMB5} + V_{DSMB7}}{2\phi_t} = \sqrt{1 + \alpha i_f} - \sqrt{1 + i_f} + \ln \left(\frac{\sqrt{1 + \alpha i_f} - 1}{\sqrt{1 + i_f} - 1} \right) \quad (A1.15)$$

ANEXO 2

CIRCUITO DE CORRENTE MÍNIMA

A2.1 – Lei da malha translinear

Do circuito da Fig. 4.2(b), vamos determinar, através das equações do modelo ACM [34, 35], a relação que demonstra a lei da malha translinear para qualquer nível de inversão. Da equação (A2.1),

$$\frac{V_G - V_T}{n} - V_{S(D)} = \phi_t \left[\sqrt{1 + i_{f(r)}} - 2 + \ln \left(\sqrt{1 + i_{f(r)}} - 1 \right) \right] \quad (\text{A2.1})$$

O transistor M1 não está necessariamente na saturação, logo $i_{r1} = i_N - i_B$ e $V_{D1} = V_{S2}$, assim,

$$\frac{V_{G1} - V_T}{n\phi_t} - \frac{V_{S2}}{\phi_t} = \sqrt{1 + (i_N - i_B)} - 2 + \ln \left(\sqrt{1 + (i_N - i_B)} - 1 \right) = f((i_N - i_B)) \quad (\text{A2.2})$$

Para o transistor M2 na saturação, $i_{f2} = i_B$, assim,

$$\frac{V_{G2} - V_T}{n\phi_t} - \frac{V_{S2}}{\phi_t} = \sqrt{1 + i_B} - 2 + \ln \left(\sqrt{1 + i_B} - 1 \right) = f(i_B) \quad (\text{A2.3})$$

Para o transistor M3 na saturação, $i_{f3} = i_P$, assim,

$$\frac{V_{G3} - V_T}{n\phi_t} = \sqrt{1 + i_P} - 2 + \ln \left(\sqrt{1 + i_P} - 1 \right) = f(i_P) \quad (\text{A2.4})$$

Para o transistor M4 na saturação $i_{f4} = i_N$ e $V_{G4} = V_{G1}$, assim,

$$\frac{V_{G1} - V_T}{n\phi_t} = \sqrt{1 + i_N} - 2 + \ln \left(\sqrt{1 + i_N} - 1 \right) = f(i_N) \quad (\text{A2.5})$$

Substituindo (A2.3) e (A2.5) em (A2.2) e observando que $V_{G2} = V_{G3}$, tem-se,

$$\begin{aligned} & \sqrt{1 + i_P} - 2 + \ln \left(\sqrt{1 + i_P} - 1 \right) + \sqrt{1 + i_N} - 2 + \ln \left(\sqrt{1 + i_N} - 1 \right) = \\ & \sqrt{1 + i_B} - 2 + \ln \left(\sqrt{1 + i_B} - 1 \right) + \sqrt{1 + (i_N - i_B)} - 2 + \ln \left(\sqrt{1 + (i_N - i_B)} - 1 \right) \end{aligned} \quad (\text{A2.6})$$

$$f(i_P) + f(i_N) = f(i_B) + f(i_N - i_B) \quad (\text{A2.7})$$

Se extrapolarmos a equação (A2.6) para inversão fraca o resultado será semelhante ao apresentado em [45] que foi obtido para transistor BJT. Por outro lado, em inversão forte, o resultado será o mesmo obtido em [46] para a lei da malha translinear quadrática.

A2.2 – Efeito do circuito de mínima corrente sobre o ampop AB

Com base na Fig. 4.9 vamos analisar o efeito do circuito de controle classe AB (circuito seletor de mínima corrente ou ainda circuito função mínima) no ampop proposto.




Fig. A2.1: Circuito de controle classe AB.

Da Fig. A2.1(a) tem-se, $i_8 = i_1 + i_2$, $i_1 = g_{mg2}v_P - g_{ms2}v_X$, $i_2 = g_{mg2}^*v_N - g_{ms2}^*v_X^*$

Da Fig. A2.1(b), tem-se,

$$g_{mg2}v_P - g_{ms2}v_X = g_{mg1}v_N + g_{md1}v_X \quad v_X = \frac{g_{mg2}v_P - g_{mg1}v_N}{g_{md1} + g_{ms2}} \quad (A2.8)$$

$$g_{mg2}^*v_N - g_{ms2}^*v_X^* = g_{mg1}^*v_P + g_{md1}^*v_X^* \quad v_X^* = \frac{g_{mg2}^*v_N - g_{mg1}^*v_P}{g_{md1}^* + g_{ms2}^*} \quad (A2.9)$$

$$i_8 = v_P \left[\frac{g_{mg2}g_{md1}}{g_{md1} + g_{ms2}} + \frac{g_{mg1}^*g_{ms2}^*}{g_{md1}^* + g_{ms2}^*} \right] + v_N \left[\frac{g_{mg1}g_{ms2}}{g_{md1} + g_{ms2}} + \frac{g_{mg2}^*g_{md1}^*}{g_{md1}^* + g_{ms2}^*} \right] \quad (A2.10)$$

O circuito de controle classe AB pode ser modelado por uma fonte de corrente dependente das tensões v_N e v_P . Para o circuito da Fig. 4.9, $v_P = v_8$ e $v_N = v_{10}$, assim, $i_8 = v_8 g_{MF1} + v_{10} g_{MF2}$, onde;

$$g_{MF1} = \frac{g_{mg2}g_{md1}}{g_{md1} + g_{ms2}} + \frac{g_{mg1}^*g_{ms2}^*}{g_{md1}^* + g_{ms2}^*} \quad (A2.11)$$

$$g_{MF2} = \frac{g_{mg1}g_{ms2}}{g_{md1} + g_{ms2}} + \frac{g_{mg2}^*g_{md1}^*}{g_{md1}^* + g_{ms2}^*} \quad (A2.12)$$

ANEXO 3

ANÁLISE EM FREQUÊNCIA DO AMPLIFICADOR CLASSE AB DE DOIS ESTÁGIOS

Neste anexo será realizado um estudo em frequência do ampop proposto definindo o produto ganho banda (GBW), o ganho DC e a frequência de corte. Em seguida, será determinado um modelo de transcondutância com admitância de saída para ser utilizado em um circuito “sample/hold” em modo amostragem, para o qual, será definido o tempo de estabilização em função do GBW do ampop.

A3.1. Determinação da função de transferência (V_o/V_d) em malha aberta

A Fig. A3.1 mostra um modelo simplificado do amplificador proposto, Fig. 4.9, para determinar os parâmetros anteriormente citados. Neste modelo temos g_{mI} que representa a condutância de entrada do par diferencial $g_{mI} = \frac{g_{m1}}{2} = \frac{g_{m2}}{2}$. C_{o1} e g_{o1} são a capacitância e condutância da saída do estágio cascode do ampop. C_{C1} e C_{C2} são as capacitâncias de compensação em frequência do ampop. C_8 e g_{m8} representam a capacitância e a condutância do transistor M8 no nó 9. g_{m25} e g_{m26} as condutâncias dos transistores de saída M25 e M26 do ampop.




Fig. A3.1: Modelo simplificado do amplificador proposto

As fontes de corrente i_8 e i_{10} , que representam o efeito do bloco de controle classe AB (anexo 2), são dadas por: $i_8 = i_{10} = v_8 g_{MF1} + v_{10} g_{MF2}$, onde g_{MF1} e g_{MF2} são dadas pelas

equações (A2.11) e (A2.12), respectivamente. O valor da condutância g_{o2} é dado pela soma de g_{o25} e g_{o26} , condutâncias de saída dos transistores M25 e M26. Vamos considerar, por simplicidade, que os efeitos de C_{o1} , C_{o2} e C_8 são desprezíveis comparados com os efeitos de C_{C1} e C_{C2} .

$$\textbf{Para o nó 10} \quad g_{ml}V_d = (g_{o1} + g_{MF2} + sC_{C1})V_{10} + g_{MF1}V_8 - sC_{C1}V_9 \quad (\text{A3.1})$$

$$\textbf{Para o nó 8} \quad -g_{ml}V_d = g_{MF2}V_{10} + (g_{o1} + g_{MF1} + sC_{C2})V_8 - sC_{C2}V_o \quad (\text{A3.2})$$

$$\textbf{Para o nó 9,} \quad 0 = -(-g_{m7} + sC_{C1})V_{10} + (g_{m8} + sC_{C1})V_9 \quad (\text{A3.3})$$

$$\textbf{Para o nó de saída,} \quad 0 = -(-g_{m26} + sC_{C2})V_8 + g_{m25}V_9 + (g_{o2} + sC_{C2})V_o \quad (\text{A3.4})$$

Montando-se a matriz com as equações (A3.1), (A3.2), (A3.3) e (A3.4) tem-se,

$$\begin{bmatrix} g_{o1} + g_{MF2} + sC_{C1} & g_{MF1} & -sC_{C1} & 0 \\ g_{MF2} & g_{o1} + g_{MF1} + sC_{C2} & 0 & -sC_{C2} \\ g_{m7} - sC_{C1} & 0 & g_{m8} + sC_{C1} & 0 \\ 0 & g_{m26} - sC_{C2} & g_{m25} & g_{o2} + sC_{C2} \end{bmatrix} \cdot \begin{bmatrix} V_{10} \\ V_8 \\ V_9 \\ V_o \end{bmatrix} = \begin{bmatrix} g_{ml} \\ -g_{ml} \\ 0 \\ 0 \end{bmatrix} \cdot [V_d] \quad (\text{A3.5})$$

$[G] \qquad [V] \quad [Gm] \quad [V_d]$

$$[G] \cdot [V] = [Gm] \cdot [V_d]$$

A solução desta equação é,

$$[V] = [G]^{-1} \cdot [Gm] \cdot [V_d] \quad (\text{A3.6})$$

A matriz $[G]^{-1}$ é dada por $[G]^{-1} = [C_{ij}]^T / \Delta_G$, onde Δ_G é o determinante da matriz $[G]$ e $[C_{ij}]^T$ é a matriz transposta dos cofatores de $[G]$. Calculando-se o determinante e tomando como referência à linha 3 da matriz G , tem-se,

$$\begin{aligned} \Delta_{G3} = & g_{o2}g_{m8}g_{o1}(g_{o1} + g_{MF1} + g_{MF2}) + s \left\{ C_{C1}g_{o2} \left[(g_{m8} + g_{m7})(g_{o1} + g_{MF1}) + g_{o1}(g_{o1} + g_{MF1} + g_{MF2}) \right] \right. \\ & \left. + C_{C2} \left[g_{m8}(g_{o1} + g_{o2} + g_{m26})(g_{o1} + g_{MF2}) + g_{MF1}(g_{m7}g_{m25} + g_{m8}g_{o1}) \right] \right\} \\ & + s^2 C_{C1}C_{C2} \left[(g_{m8} + g_{m7} + g_{o1})(g_{o2} + g_{o1} + g_{MF1} + g_{m26}) - g_{MF1}g_{m25} + g_{MF2}(g_{o1} + g_{o2} + g_{m26}) \right] \end{aligned} \quad (\text{A3.7})$$

Continuando a análise das matrizes obtém-se a equação (A3.8) que fornece a função de transferência V_o/V_d .

$$\frac{V_O}{V_d} = \frac{g_{m1} \{ g_{m26} g_{m8} (g_{o1} + 2g_{MF2}) + g_{m25} g_{m7} (g_{o1} + 2g_{MF1}) + s \{ C_{C1} [g_{m26} (g_{o1} + 2g_{MF2} + g_{m7} + g_{m8}) - g_{m25} (g_{o1} + 2g_{MF1})] + C_{C2} [g_{m25} g_{m7} - g_{m8} (g_{o1} + 2g_{MF2} + g_{m26})] \} - s^2 [C_{C1} C_{C2} (g_{m25} + g_{o1} + 2g_{MF2} + g_{m7} + g_{m8})] \}}{g_{o2} g_{m8} g_{o1} (g_{o1} + g_{MF1} + g_{MF1}) + s \{ C_{C1} [g_{o2} (g_{m8} + g_{m7}) (g_{o1} + g_{MF1}) + g_{o2} g_{o1} (g_{o1} + g_{MF1} + g_{MF2})] + C_{C2} [g_{m8} (g_{o1} + g_{o2} + g_{m26}) (g_{o1} + g_{MF2}) + g_{MF1} (g_{m7} g_{m25} + g_{m8} g_{o1})] \} + s^2 C_{C1} C_{C2} [(g_{m8} + g_{m7} + g_{o1}) (g_{o2} + g_{o1} + g_{MF1} + g_{m26}) - g_{MF1} g_{m25} + g_{MF2} (g_{o1} + g_{o2} + g_{m26})]} \quad (A3.8)$$

$$Ganho_{DC} = \frac{g_{m1} [g_{m26} g_{m8} (g_{o1} + 2g_{MF2}) + g_{m25} g_{m7} (g_{o1} + 2g_{MF1})]}{g_{m8} g_{o1} g_{o2} (g_{o1} + g_{MF1} + g_{MF2})} \quad (A3.9)$$

Supondo a existência de um pólo dominante, tem-se,

$$\omega_{p1} = \frac{g_{m8} g_{o1} g_{o2} (g_{o1} + g_{MF1} + g_{MF2})}{C_{C1} g_{o2} [(g_{m8} + g_{m7}) (g_{o1} + g_{MF1}) + g_{o1} (g_{o1} + g_{MF1} + g_{MF2})] + C_{C2} [g_{m8} (g_{o2} + g_{o1} + g_{m26}) (g_{o1} + g_{MF2}) + g_{MF1} (g_{m7} g_{m25} + g_{m8} g_{o1})]} \quad (A3.10)$$

realizando o produto do ganho DC pela frequência de corte ω_{p1} obtém-se GBW .

$$GBW = \frac{g_{m1} [g_{m26} g_{m8} (g_{o1} + 2g_{MF2}) + g_{m25} g_{m7} (g_{o1} + 2g_{MF1})]}{C_{C1} g_{o2} [(g_{m8} + g_{m7}) (g_{o1} + g_{MF1}) + g_{o1} (g_{o1} + g_{MF1} + g_{MF2})] + C_{C2} [g_{m8} (g_{o2} + g_{o1} + g_{m26}) (g_{o1} + g_{MF2}) + g_{MF1} (g_{m7} g_{m25} + g_{m8} g_{o1})]} \quad (A3.11)$$

Será realizada uma análise do comportamento de GBW para três casos distintos. No primeiro caso o ampop estará operando próximo do ponto quiescente e nos outros dois estará operando nos extremos próximo a excursão máxima, positiva ou negativa, do sinal na saída.

Caso 1 – Considerando operação próxima do ponto de quiescente: , $g_{MF1} = g_{MF2} = g_F$, $g_{m25} = g_{m26}$, $g_{o1} \ll g_{m25}$, g_{m26} , g_{m7} , g_{m8}

$$GBW = \frac{2g_{m1} g_{m26} (g_{m7} + g_{m8})}{g_{o2} [C_{C1} (g_{m7} + g_{m8}) + C_{C2} (g_{m7} + g_{m8}) (g_{m26}/g_{o2})]} \quad (A3.12)$$

para g_{o2} muito pequeno $GBW \approx \frac{2g_{m1}}{C_{C2}}$

Caso 2 – Considerando um dos extremos onde a corrente de saída é dada exclusivamente pela condução do transistor de saída canal p, verifica-se que g_{m25} aumenta, g_{MF1} aumenta, enquanto que, g_{MF2} e g_{m26} são desprezíveis, logo,

$$GBW = \frac{2g_{m1}g_{m25}g_{m7}g_{MF1}}{C_{C1}g_{o2}g_{MF1}(g_{m7} + g_{m8}) + C_{C2}g_{MF1}g_{m7}g_{m25}}$$

para $g_{o2} \ll g_{m25}$

$$GBW \approx \frac{2g_{m1}}{C_{C2}}$$

Caso 3 – Considerando condução do transistor de saída canal n, g_{m26} aumenta, g_{MF2} aumenta, enquanto que, g_{MF1} e g_{m25} são desprezíveis.

$$GBW = \frac{2g_{m1}g_{m26}g_{m7}g_{MF2}}{C_{C1}g_{o2}g_{MF2}g_{o1} + C_{C2}g_{MF2}g_{m8}g_{m26}}$$

fazendo-se $g_{m7} = g_{m8}$ e observando que a primeira parcela do denominador de GBW é desprezível, logo,

$$GBW \approx \frac{2g_{m1}}{C_{C2}}$$

Portanto, para os dois extremos e a condição quiescente, o produto ganho banda permanece aproximadamente constante e igual à,

$$GBW \approx \frac{2g_{m1}}{C_{C2}} \quad (A3.13)$$

A3.2 – Modelo de transcondutância

Para realizar a análise do circuito S/H, vamos determinar o modelo do ampop como sendo um amplificador de transcondutância com uma admitância de saída, Fig. A3.2.




Fig. A3.2: Modelo transcondutor.

$$Gm = \left. \frac{I_O}{V_d} \right|_{V_O=0} \quad (A3.14)$$

$$y_o = \left. \frac{I_O}{V_O} \right|_{V_d=0} \quad (A3.15)$$

A3.2.1 - Determinação de G_m

Aterrando o nó de saída na Fig. A3.1 obtemos o seguinte valor para G_m ;

$$\frac{I_O}{V_d} = \frac{g_{mI} \{ g_{m26} g_{m8} (g_{o1} + 2g_{MF2}) + g_{m25} g_{m7} (g_{o1} + 2g_{MF1}) + s \{ C_{C1} [g_{m26} (g_{o1} + 2g_{MF2} + g_{m7} + g_{m8}) - g_{m25} (g_{o1} + 2g_{MF1})] + C_{C2} [g_{m25} g_{m7} - g_{m8} (g_{o1} + 2g_{MF2})] \} - s^2 [C_{C1} C_{C2} (g_{m25} + g_{o1} + 2g_{MF2} + g_{m7} + g_{m8})] \}}{g_{m8} g_{o1} (g_{o1} + g_{MF1} + g_{MF2}) + s \{ C_{C1} [(g_{m8} + g_{m7}) (g_{o1} + g_{MF1}) + g_{o1} (g_{o1} + g_{MF1} + g_{MF2})] + C_{C2} [g_{m8} (g_{o1} + g_{MF2})] \} + s^2 C_{C1} C_{C2} (g_{o1} + g_{MF2} + g_{m7} + g_{m8})} \quad (A3.16)$$

Considerando: , $g_{MF1} = g_{MF2} = g_F$, $g_{m25} = g_{m26}$

$$\frac{I_O}{V_d} = \frac{g_{mI} \{ 2g_{m26} g_F (g_{m7} + g_{m8}) + s \{ C_{C1} g_{m26} (g_{m7} + g_{m8}) + C_{C2} (g_{m26} g_{m7} - 2g_F g_{m8}) - s^2 [C_{C1} C_{C2} (2g_F + g_{m7} + g_{m8})] \}}{2g_{m8} g_{o1} g_F + s [C_{C1} (g_{m8} g_F + g_{m7} g_F) + C_{C2} g_{m8} g_F] + s^2 C_{C1} C_{C2} (g_F + g_{m7} + g_{m8})} \quad (A3.17)$$

Analisando o numerador de G_m e considerando um zero dominante

$$\frac{1}{\omega_{z1}} = \frac{C_{C1} g_{m26} (g_{m7} + g_{m8}) + C_{C2} (g_{m26} g_{m7} - 2g_{m8} g_F)}{2g_{m26} g_F (g_{m7} + g_{m8})}$$

supondo que g_{m26} é normalmente maior que g_F

$$\frac{1}{\omega_{z1}} = \frac{C_{C1}}{2g_F} + \frac{C_{C2}}{2g_F (1 + g_{m8}/g_{m7})}$$

supondo que $g_{m7} = g_{m8}$ e $C_{C2} = 2C_{C1}$ (esta simplificação mantém o comportamento do pólo dominante de GM aproximadamente constante para as três condições de operação, o que será visto mais adiante), tem-se,

$$\omega_{z1} \approx \frac{g_F}{C_{C1}} \quad (A3.18)$$

Analisando para o zero não dominante tem-se $\omega_{z2} \approx \frac{g_{m26}}{C_{C1}}$ este zero está muito acima de

GBW . O numerador pode ser aproximado por,

$$N_G \approx 2g_{mI} g_{m26} g_F (g_{m7} + g_{m8}) (1 + sC_{C1}/g_F) \quad (A3.19)$$

Analisando o denominador de G_m para os três casos visto anteriormente,

Caso 1

$$\omega_{p1} = \frac{2g_{m8}g_F g_{o1}}{C_{C1}g_F(g_{m8} + g_{m7}) + C_{C2}g_{m8}g_F}$$

Caso 2

$$\omega_{p1} = \frac{g_{m8}g_{o1}}{C_{C1}(g_{m8} + g_{m7})}$$

Caso 3

$$\omega_{p1} = \frac{g_{o1}}{C_{C2}}$$

Observando os três casos anteriores, verifica-se que se $C_{C2} = C_{C1} \left(1 + \frac{g_{m7}}{g_{m8}}\right)$ ou então quando $g_{m7} = g_{m8} C_{C2} = 2C_{C1}$, o pólo dominante permanece aproximadamente constante.

O denominador pode ser aproximado, quando no estado quiescente, pela equação (A3.20).

$$D_G \approx 2g_{m8}g_{o1}g_F (1 + sC_{C1}/g_{o1}) \left(1 + s \frac{C_{C1}(g_{m8} + g_F)}{2g_{m8}g_F}\right) \quad (A3.20)$$

Desta forma a condutância pode ser reescrita por,

$$Gm \approx \frac{2g_{m1}g_{m26}(1 + sC_{C1}/g_F)}{g_{o1}(1 + sC_{C1}/g_{o1}) \left(1 + s \frac{C_{C1}(g_{m8} + g_F)}{2g_{m8}g_F}\right)} \quad (A3.21)$$

Nesta equação (A3.21) podemos notar a existência de um “doublets” na frequência de aproximadamente g_F/C_{C1} a qual é superior a GBW . O valor da transcondutância Gm pode ser aproximado por uma função de primeira ordem dada em (A3.22).

$$Gm \approx \frac{2g_{m1}g_{m26}}{g_{o1}} \frac{1}{(1 + sC_{C1}/g_{o1})} \quad (A3.22)$$

Obs. Para o “doublets” é interessante que o zero ocorra ligeiramente antes que o pólo. No nosso caso g_F é em torno de metade de g_{m8} e isto realmente ocorrerá.

A3.2.2 - Determinação da admitância de saída

A admitância de saída do ampop é determinada pela soma de y_o com g_{o2} da Fig. A3.1. Na presença da carga de um circuito realizado com o ampop, g_{o2} se torna desprezível.

Fazendo-se a tensão $V_d = 0$ e com as simplificações sugeridas anteriormente, C_{o1} , C_{o2} e C_8 desprezíveis comparadas com os efeitos de C_{C1} e C_{C2} , é possível determinar o valor de y_o dado na equação (A.3.23).

$$\frac{I}{V_o} = y_o = \frac{sC_{C2}g_{m26}}{g_{o1}} \frac{\left(1 + \frac{sC_{C1}(g_{m26} + g_F)}{g_{m26}g_F}\right)}{\left(1 + \frac{sC_{C1}}{g_{o1}}\right)\left(1 + \frac{sC_{C1}(g_{m8} + g_F)}{2g_{m8}g_F}\right)} \quad (\text{A3.23})$$

Nesta equação o pólo e o zero não dominante estão em altas frequências (acima de GBW) e muito próximos um do outro, os efeitos praticamente se anulam, assim,

$$\frac{I}{V_o} = y_o = \frac{sC_{C2}g_{m26}}{g_{o1}} \frac{1}{(1 + sC_{C1}/g_{o1})} \quad (\text{A3.24})$$

A3.3 – Determinação do tempo de estabilização

O objetivo é empregar o ampop em um circuito S/H. Desta forma, quando o mesmo estiver operando em modo amostragem, deverá ser rápido o suficiente para seguir o sinal de entrada no momento do chaveamento. Portanto, é importante ter uma estimativa do tempo de estabilização “ t_s ”. Para encontrar t_s é analisado o circuito da Fig. A3.3 levantando-se a função de transferência dada pela equação (A3.25).




Fig. A3.3: Circuito Sample/Hold no modo amostragem.

$$\frac{I_o}{V_i} = \frac{g_1 g_1 (g_2 + sC_H - Gm)}{(g_2 + sC_H)(g_1 + g_3 + y_o + Gm) + g_1 (g_3 + y_o)} \quad (A3.25)$$

Substituindo Gm equação (A3.22) e y_o equação (A3.24), tem-se,

$$\frac{I_o}{V_i} = \frac{-g_1 g_3 (2g_{m1} g_{m26} - sC_{C1} g_2 - s^2 C_{C1} C_H)}{2g_{m1} g_{m26} g_2 + s \left\{ C_{C1} [g_1 g_3 + g_2 (g_1 + g_2)] + C_{C2} g_{m26} (g_1 + g_2) + 2g_{m1} g_{m26} C_H \right\} + s^2 C_H [C_{C1} (g_1 + g_2) + C_{C2} g_{m26}]} \quad (A3.26)$$

Considerando, por simplicidade, o efeito de um pólo dominante, podemos determinar o valor do tempo de estabilização t_s ,

$$t_s = \left[\frac{3g_L + 4g_{m26}}{2g_{m26} GBW} + \frac{C_H}{g_L} \right] \ln(1/\delta) \quad (A3.27)$$

onde $GBW = 2g_{m1}/C_{C2}$ e $g_1 = g_2 = g_3 = g_L$

A equação (A3.27) fornece uma estimativa do tempo de estabilização quando considerado sistema superamortecido. Para valores mais precisos, deve-se levar em conta os efeitos dos pólos secundários e dos zeros.

Nas Figs. 4.13, 4.26 e 4.29 são apresentadas as respostas transientes simuladas do circuito S/H, do amplificador inversor (simulada e prática) e do S/H+Conversores. Onde que através destas figuras pode-se ter uma estimativa do tempo de estabilização para cada circuito.

ANEXO 4

ALGUNS PARÂMETROS DO AMPOP E DO CIRCUITO S/H

A4.1 – Análise do ruído

As fontes de ruído dominantes para transistores MOS são o ruído flicker e o ruído térmico. O ruído flicker é modelado por uma fonte de tensão em série com a porta do transistor de valor,

$$S_{flicker} = \frac{KFg_{mg}^2}{WLC'_{ox}f} \quad (A4.1)$$

onde KF é uma constante de ruído flicker dependente da tecnologia. Observe que a densidade espectral de ruído (tensão) referida à entrada, equação (A4.1), é dependente de g_{mg} , conseqüentemente, da corrente de polarização. O efeito deste ruído é significativo em baixas frequências. Para a faixa de frequência desejada o ruído predominante é o ruído térmico.

O ruído térmico é modelado por uma fonte de corrente entre o dreno e a fonte do transistor MOS. A densidade espectral para o ruído térmico (corrente) em MOSFET's válido de inversão fraca a forte [35] é dada por,

$$S_{Id,th}(f) = \frac{-4\theta\mu_{n(p)}Q_I}{L^2} \quad (A4.2)$$

onde Q_I é a carga total de inversão, $\theta = kT$, k é a constante de Boltzmann e T é a temperatura absoluta. Através da equação (A4.2), pode ser observado que o ruído térmico em um MOSFET é o mesmo que o produzido por uma condutância $G_{N,th}$ cujo valor é

$$G_{N,th} = \frac{\mu_{n(p)}|Q_I|}{L^2} = g_{ms} \frac{Q_I}{Q'_{IS}WL} \quad (A4.3)$$

onde Q'_{IS} é a densidade de carga de inversão na fonte. Na região linear, a densidade de carga de inversão é quase uniforme, assim $Q'_{IS} \cong Q_I / WL$ e a condutância $G_{N,th}$ se iguala à transcondutância de fonte. Na saturação, temos que a relação entre $G_{N,th}$ e g_{ms} é dada por $G_{N,th} = g_{ms}/2$ na inversão fraca e $G_{N,th} = 2g_{ms}/3$ na inversão forte. Para o cálculo preciso do ruído térmico, pode-se referir a [35]. No entanto, para o cálculo do ruído térmico na região linear ou sua estimativa na saturação, pode ser usado,

$$S_{Id,th}(f) \cong 4\theta g_{ms} \quad (A4.4)$$

ou sua versão em tensão,

$$S_{V,th}(f) \cong \frac{4\theta}{g_{ms}} \quad (\text{A4.5})$$

Vamos analisar o comportamento do ampop classe AB, Fig. 4.9. A maior contribuição é dada pelo estágio de entrada, amplificador diferencial com saída “folded cascode”. O ruído não é correlacionado. O efeito do ruído produzido por M32 é dividido entre o ramo de M1 e o ramo de M2, estas duas contribuições são subtraídas na saída. A contribuição de ruído dos transistores M5, M6, M35 e M36 é desprezível comparada com o restante dos transistores do primeiro estágio. Os transistores M12, MD12, M13 e MD13 estão na região linear e suas contribuições para a saída é semelhante aos transistores M10, MD10, M11 e MD11 que tem suas parcelas de ruído dadas pela equação (A4.5) com o g_{ms} referente a cada transistor. Para os transistores M1-M4, M33 e M34, a parcela de ruído na saída é semelhante aos dos transistores do circuito de controle classe AB. O circuito de controle classe AB tem seu comportamento, na polarização, semelhante ao dos transistores M33 e M34. A densidade espectral do ruído (tensão) referida à entrada é dada por,

$$S_{V,th}(f) = \frac{4\theta}{ng_{mgM1}^2} (2g_{mgM1} + 2g_{mgM3} + 4g_{mgM10} + 2g_{mgM33}) \quad (\text{A4.6})$$

A seguir são apresentados os resultados obtidos utilizando-se o simulador SMASH. Esta simulação foi realizada com ampop em malha aberta e capacitor de carga de 5pF. A frequência variando de 0,1Hz à 10MHz. Na Fig. A4.1 temos o ruído total em V/\sqrt{Hz} onde pode ser observada a grande influência do ruído 1/f até aproximadamente 100Hz e acima predominando o ruído térmico.

Para o ruído em 1kHz a tensão de ruído na saída é $50nV^2/Hz$ ou $225\mu V/\sqrt{Hz}$, Fig. A4.2. Para esta frequência o ganho é de aproximadamente 61 dB. A tensão de ruído refletida para a entrada é $\frac{225\mu V/\sqrt{Hz}}{1128} = 199nV/\sqrt{Hz}$

A integral do ruído na saída na banda de 1Hz à 10kHz é de 1,8V (-5,2dB).

A integral do ruído na entrada na banda de 1Hz à 10kHz é de 19 μ V (-94,5dB).

A integral do ruído na saída na banda de 10Hz à 10kHz é de 0,37V (-8,6dB).

A integral do ruído na entrada na banda de 10Hz à 10kHz é de 17 μ V (-95dB).

A integral do ruído na saída na banda de 100Hz à 10kHz é de 0,04V (-28dB).

A integral do ruído na entrada na banda de 100Hz à 10kHz é de 15 μ V (-96dB).




Fig. A4.1: Densidade espectral do ruído em V / \sqrt{Hz} .




Fig. A4.2: Densidade espectral do ruído em dB.

Em malha fechada, na configuração S/H em modo amostragem e com carga transistorizada, a integral do ruído na saída, na faixa de 100Hz a 10kHz, é de $30\mu V$. Portanto, sabendo-se que a máxima excursão de tensão na saída é de 0,1V, a faixa dinâmica será de 70dB.

A4.2 – Simulação da distorção harmônica

Foi usado para esta simulação, o circuito S/H em modo amostragem com fonte de tensão senoidal na entrada de amplitude de 0,1Vp e frequência de 1kHz. A análise transiente foi feita de zero até 20ms. A análise de Fourier (FFT), Fig. A4.3, foi feita no mesmo intervalo da análise transiente e com $n=10240$. A distorção harmônica total na saída do S/H foi de -70dB (0,03%).

O SMASH fornece o valor absoluto da distorção harmônica em dB,

$$THD_{dB} = 10 \log \left(\frac{I_{h2}^2 + I_{h3}^2 + \dots}{I_f^2} \right) \quad (A4.7)$$

Para apresentar a THD em percentagem tem-se,

$$THD_{\%} = 100 \left(\sqrt{\frac{I_{h2}^2 + I_{h3}^2 + \dots}{I_f^2}} \right) \quad (A4.8)$$

onde I_{h2} , I_{h3} , representam as componentes harmônicas e I_f é a fundamental.




Fig. A4.3: FFT da tensão de saída do S/H.

A4.3 – Razão de rejeição à fonte de alimentação - PSRR

$$PSRR_{VDD} = \frac{A_V}{A_{VDD}} \quad (A4.9)$$




Fig. A4.4: Circuito usado para a simulação do PSRR.

A4.3.1 – Razão de rejeição à fonte de alimentação V_{DD} ($PSRR_{V_{DD}}$)

Para medir o PSRR foi usado o circuito da Fig. A4.4. A Fig. A4.5 mostra a magnitude na saída do ampop quanto à fonte V_{DD} . O valor do $PSRR_{V_{DD}}$ é mostrado na Fig. A4.6 onde o PSRR permanece constante e igual a 110dB até 1Hz, aproximadamente. Em seguida, apresenta queda de 20dB por década até próximo à frequência de ganho unitário do ampop.




Fig. A4.5: Ganho em malha aberta referida a alimentação V_{DD} .




Fig. A4.6: PSRR do ampop quanto à alimentação V_{DD} .

A4.3.2 – Razão de rejeição à fonte de alimentação V_{SS} ($PSRR_{V_{SS}}$)

A configuração usada para a simulação do $PSRR_{V_{SS}}$ foi a mesma anterior com a aplicação da variação de sinal na alimentação V_{SS} . A Fig. A4.7 mostra a magnitude (dB) na saída com relação à fonte V_{SS} sob as mesmas condições anteriores. Nesta figura, o ganho permanece constante e igual a -6dB de 10Hz até 100kHz aproximadamente. Na Fig. A4.8 tem-se o $PSRR_{V_{SS}}$ onde observa-se que em DC seu valor é igual à 130dB e cai com aproximadamente 20dB/dec até próximo da frequência de ganho unitário do ampop.




Fig. A4.7: Ganho de malha aberta referida a alimentação V_{SS} .




Fig. A4.8: $PSRR$ do ampop quanto à alimentação V_{SS} .

A4.4 – Simulação para determinar o CMRR

Para obter, por simulação, a razão de rejeição de modo comum (CMRR), foi utilizado o ampop em malha aberta com compensação de offset. O valor do CMRR para baixas frequências foi de 150dB, Fig. A4.9.




Fig. A4.9: Simulação do CMRR do ampop classe AB.

1.5 A4.5 – Impedância de saída

Para obter a impedância de saída, o ampop foi simulado em malha aberta com entradas aterradas e offset compensado, foi aplicada fonte de corrente na saída do ampop e medida a tensão. A relação da corrente aplicada com a tensão medida fornece a impedância desejada.

Pela análise do ponto de operação têm-se os valores das condutâncias dos transistores de saída que são, $g_{ds25} \cong g_{ds26} \cong 100\text{nS}$. O inverso da soma destas duas condutâncias, em dB, fornece a impedância de saída em DC mostrada na Fig. A4.10. A admitância para o ampop foi determinada na seção A3.2.2.




Fig. A4.10: Impedância de saída do ampop em malha aberta.




Fig. A4.11: Impedância de saída do ampop em malha fechada (S/H)

A Fig. A4.11 mostra a impedância de saída do circuito S/H onde pode ser observado que para frequência de 1kHz a impedância de saída é de aproximadamente 70Ω .

A4.5 – Corrente máxima na saída do ampop

A corrente máxima na saída do ampop da Fig. 4.9 pode ser limitada pela máxima excursão do sinal nos drenos de M5 e M6, tal que, os transistores M33 e M34 estejam ainda na saturação. Assim,

$$V_{10\max} = V_{DD} - V_{DSsat34} \quad (\text{A4.10})$$

Onde $V_{10\max}$ é a máxima tensão do nó 10 do ampop da Fig. 4.9

$$V_{10\max} = V_{G7\max} \quad (\text{A4.11})$$

$$V_{G7\max} = n\phi_t \left[\sqrt{1+i_{f7\max}} - 2 + \ln \left(\sqrt{1+i_{f7\max}} - 1 \right) \right] + V_{SS} + V_T \quad (\text{A4.12})$$

$$i_{f7\max} = \frac{I_{D7\max}}{I_{SQn} \left(\frac{W}{L} \right)_{M7}} \quad (\text{A4.13})$$

$$I_{D7\max} = I_{\max} \frac{\left(\frac{W}{L} \right)_{M8}}{\left(\frac{W}{L} \right)_{M25}} \quad (\text{A4.14})$$

$$\sqrt{1 + \frac{I_{\max}}{I_{SQn}} \frac{\left(\frac{W}{L} \right)_{M8}}{\left(\frac{W}{L} \right)_{M7} \left(\frac{W}{L} \right)_{M25}}} - 2 + \ln \left(\sqrt{1 + \frac{I_{\max}}{I_{SQn}} \frac{\left(\frac{W}{L} \right)_{M8}}{\left(\frac{W}{L} \right)_{M7} \left(\frac{W}{L} \right)_{M25}}} - 1 \right) = + \frac{V_{DD} - V_{SS} - V_{DSsat34} - V_T}{n\phi_t} \quad (\text{A4.15})$$

Onde,

$$V_{DSsat34} \approx \phi_t \left(\sqrt{1+i_{f34}} + 3 \right) \quad (\text{A4.16})$$

I_{\max} é a máxima corrente de saída do ampop.

Por exemplo, se $V_{DD} - V_{SS} = 1,5\text{V}$, $V_T = 0,85\text{V}$, $i_{f35} = 10$, $n = 1,3$, $\phi_t = 0,026\text{V}$, $I_{SQn} = 43,9\text{nA}$, $(W/L)_8 = 9,5$, $(W/L)_{25} = 47,5$ e $(W/L)_7 = 3,5$, a corrente máxima na saída é de $130\mu\text{A}$ aproximadamente.

Outra limitação para a corrente máxima na saída ocorre sobre o transistor M7. Quando a corrente em M25, Fig. 4.9, tende a aumentar, a corrente em M8 e M7 também aumenta. A tensão na porta de M7 aumenta e a queda de tensão sobre o transistor M8 aumenta, diminuindo a tensão V_{DS} de M7 tendendo a tirar este transistor da saturação. A máxima corrente permitida na saída com o transistor M7 ainda na saturação é determinada a seguir.

$$V_{G8} = V_{SS} + V_{DSsat7} \quad (\text{A4.17})$$

$$V_{G8} = V_{DD} - V_t - n\phi_t \left[\sqrt{1+i_{f8}} - 2 + \ln \left(\sqrt{1+i_{f8}} - 1 \right) \right] \quad (\text{A4.18})$$

$$n\phi_t \left[\sqrt{1 + \frac{I_{\max 8}}{I_{SQP} \left(\frac{W}{L}\right)_8}} - 2 + \ln \left[\sqrt{1 + \frac{I_{\max 8}}{I_{SQP} \left(\frac{W}{L}\right)_8}} - 1 \right] \right] = V_{DD} - V_{SS} - V_T - V_{DSSat7} \quad (\text{A4.19})$$

Para o valor máximo da corrente na saída,

$$n\phi_t \left[\sqrt{1 + \frac{I_{\max}}{I_{SQP} \left(\frac{W}{L}\right)_{25}}} - 2 + \ln \left[\sqrt{1 + \frac{I_{\max}}{I_{SQP} \left(\frac{W}{L}\right)_{25}}} - 1 \right] \right] = V_{DD} - V_{SS} - V_T - V_{DSSat7} \quad (\text{A4.20})$$

A tensão V_{DSSat7} é dada por,

$$V_{DSSat7} \approx \phi_t \left(\sqrt{1 + i_{f7}} + 3 \right) \quad (\text{A4.21})$$

Para os valores do exemplo anterior: $V_{DD} - V_{SS} = 1,5\text{V}$, $V_t = 0,85\text{V}$, $i_{f7} = 2$, $n = 1,3$, $\phi_t = 0,026\text{V}$, $I_{SQP} = 15,9\text{nA}$ e $(W/L)_{25} = 47,5$. $I_{\max} = 95\mu\text{A}$. Portanto, prevalece a menor das correntes determinadas.

Referências bibliográficas

- [1] Rodriguez-Vázquez, A. and Sánchez-Sinencio (eds.), “Special issue on low-voltage and low power analog and mixed-signal circuits and systems,” *IEEE Trans. on Circuits and Systems-I*, vol. 42, Nov. 1995.
 - [2] Vittoz, E. A. and Enz, C. C. “CMOS low-voltage analog circuit design,” in “Emerging technologies – Designing low-power digital systems,” edited by Calvin, R. and Liu, W., Tutorial for *IEEE International Symposium on Circuits and Systems*, May 1996.
 - [3] Crols, J. and Steyaert, M., “Switched-opamp: an approach to realize full CMOS switched-capacitor circuits at very low power supply voltages,” *IEEE J. Solid-State Circuits*, vol. 29, pp. 936-942, Aug. 1994.
 - [4] Castello, R., Montecchi, F., Rezzi, F., and Baschiroto, A., “Low-voltage analog filters,” *IEEE Trans. on Circuits and Systems –I*, vol. 42, pp. 827-840, Nov. 1995.
 - [5] Adachi, T., Ishinawa, A., Barlow, A., and Takasuka, K., “A 1.4 V switched capacitor filter,” *in proc. CICC*, pp. 8.2.1-8.2.4, May 1990.
 - [6] Castello, R., Grassi, A. G., and Donati, S., “A 500 nA sixth-order bandpass SC filter,” *IEEE J. Solid-State Circuits*, vol. 25, pp. 669-676, June 1990.
 - [7] Chi, H., Tarim, T. B., Lin, C., Hyogo, A., Ismail, M. and Hwang, C., “Robust low-voltage low-power analog MOS VLSI design,” *IX IFIP, Tutorials of International Conference on VLSI*, Brazil, Aug 1997.
 - [8] Hughes, J. B., Bird, N. C., and Macbeth, I. C., “Switched currents - a new technique for analog sampled-data signal processing,” *IEEE International Symposium on Circuits and Systems*, pp. 1584-1587, May 1989.
 - [9] Hughes, J. B., Macbeth, I. C., and Pattullo, D. M., “Second generation switched-current signal processing,” *IEEE International Symposium on Circuits and Systems*, pp. 2805-2808, May 1990
 - [10] Gonçalves, R. T., Noceti F., S., Schneider, M. C., and Galup-Montoro, C., “Digitally programmable switched current filters,” *IEEE International Symposium on Circuits and Systems*, vol. 1, pp. 258-261, May 1996.
-

- [11] Farag, F. A., “Digitally programmable low-voltage switched-current filters,” *Dr. Thesis, Federal University of Santa Catarina, Brazil, 1999.*
- [12] Callewaert, L. G. A. and Sansen, W. M. C., “Class AB CMOS amplifiers with high efficiency,” *IEEE J. Solid-State Circuits*, vol. 25, no. 3, pp. 684–691, June. 1990.
- [13] Harjani, R., Heineke, R. and Wang, F., “An integrated low-voltage class AB CMOS OTA,” *IEEE J. Solid-State Circuits*, vol. 34, no. 2, pp. 134–142, Feb. 1999.
- [14] Wang, F., Heineke, R, Harjani, R, “A low voltage class AB CMOS amplifier,” *IEEE International Symposium on Circuits and Systems*, vol. 1, pp. 393 –396, May 1996
- [15] Castello, R., Gray, P. R., “A high-performance micropower switched-capacitor filter,” *IEEE J. Solid-State Circuits*, vol. sc-20, no. 6, pp. 1122–1132, Dec. 1985.
- [16] Shulman, D.-D., ”Speed optimization of class AB CMOS opamp using doublets,” *Electronics Letters*, vol. 27, no. 20, pp. 1795-1797, 26th Sept. 1991.
- [17] Elwan, H., Gao, W., Sadkowski, R. and Ismail, M.,” A low voltage CMOS class AB operational transconductance amplifier,” *IEEE International Symposium on Circuits and Systems*, pp II-632 – II-635, May-June 1999.
- [18] Yan, S., Sánchez-Sinencio, E., “Low-voltage analog circuit design techniques: A tutorial”, *IEICE trans. Analog Integrated Circuits and Systems*, vol. E00-A, no. 2 Feb. 2000.
- [19] Torralba, A., Carvajal, R. G., Ramírez-Angulo, J., Tombs, J. and Galan, J., “Class AB output stage for low voltage CMOS opamps with accurate quiescent control by means of dynamic biasing,” *ICECS 2001. The 8th IEEE International Conference on Electronics, Circuits and Systems*, vol. 2, pp.: 967 –970, 2001.
- [20] Carvajal, R. G., Torralba, A., Ramírez-Angulo, J., Tombs, J. and Muñoz, F., “Low voltage class AB output stages for CMOS op-amps using floating capacitors,” *ISCAS'2001, Sydney, AUSTRALIA* pp.: I-13 – I-16, May 2001
- [21] Giustolisi, G., Palmisano, G., Palumbo, G. and Segreto, T., “1.2V CMOS op-amp with a dynamically biased output stage,” *IEEE J. Solid-State Circuits*, vol. 35, no. 4, pp. 632–636, Apr. 2000.
- [22] Peluso, V., Vancorenland, P., Marques, A. M., Steyaert, M. S. J., Sansen, W., “A
-

-
- 900-mV low-power $\Delta\Sigma$ A/D converter with 77-dB dynamic range,” *IEEE J. Solid-State Circuits*, vol. 33, no. 12, pp. 1887–1897, Dec. 1998.
- [23] Castello, R., “CMOS buffer amplifier” in “Analog circuit design,” edited by J. Huijsing, R. Van de Plasche, W. Sansen, *Kluwer Academic Publishers*, Netherlands, 1993.
- [24] Monticelli, D. M., “A quad CMOS single-supply op amp with rail-to-rail output swing,” *IEEE J. Solid-State Circuits*, vol. 21, no. 6, pp. 1026–1034, Dec. 1986.
- [25] You, F., Embabi, S. H. K., and Sánchez-Sinencio, E., “Low-voltage class AB buffers with quiescent current control,” *IEEE J. Solid-State Circuits*, vol. 33, no. 6, pp. 915–920, June 1998.
- [26] Palmisano, G., Palumbo, G., and Salerno, R., “A 1.5V high capability CMOS op-amp,” *IEEE J. Solid-State Circuits*, vol. 34, no. 2, pp. 248–252, Feb. 1999.
- [27] Lu, C.-W., Sheu, M.-L., “High-speed class AB buffer amplifiers with accurate quiescent current control,” *AP. ASIC IEEE Seoul Section*, 2002.
- [28] Brehmer, K. E., and Wieser, J. B. “Large swing CMOS power amplifier,” *IEEE J. Solid-State Circuits*, vol. SC-18, pp. 64–69, Dec. 1983.
- [29] Babanezhad, J. N., “A rail-to-rail CMOS op amp,” *IEEE J. Solid-State Circuits*, vol. 23, no. 6, pp. 1414–1417, Dec. 1988.
- [30] Op’t Eynde, F. N. L., Ampe, P. F. M., Verdeyen, L., and Sansen, W. M. C., “A CMOS large-swing low-distortion three-stage class AB amplifier,” *IEEE J. Solid-State Circuits*, vol. SC-25, no. 1, pp. 265–273, Feb. 1990.
- [31] Langen, K.-J. and Huijsing, J. H., “Compact low-voltage power-efficient CMOS operational amplifier cells or VLSI,” *IEEE J. Solid-State Circuits*, vol. 33, no. 10, pp. 1482–1496, Oct. 1998.
- [32] Dongen, R. and Rikkink, V., “A 1.5V class AB CMOS buffer amplifier for driving low-resistance loads,” *IEEE J. Solid-State Circuits*, vol. 30, no. 12, pp. 1333–1338, Dec. 1995.
- [33] Rincon-Mora, G. A., Stair, R., “A low voltage, rail-to-rail, class AB CMOS amplifier with high drive and low output impedance characteristics,” *IEEE Trans. Circuits and*
-

- Systems II: Analog and Digital Signal Processing*, vol. 48, no. 8, pp. 753–761, June 2001.
- [34] Cunha, A. I. A., Schneider, M. C. and Galup-Montoro, C. “An MOS transistor model for analog circuit design”, *IEEE Journal of Solid-State Circuits*, vol. 33, no. 10, pp. 1510-1519. Oct. 1998.
- [35] Galup-Montoro, C., G., Schneider, M. C., Cunha, A. I. A., “A current-based MOSFET model for integrated circuit design,” in “Low-voltage/ low-power integrated circuits and systems,” edited by E. Sánchez-Sinencio and A. G. Andreous, 1st edition, *IEEE Press Marketing*, 1999.
- [36] Galup-Montoro, C., Schneider, M. C., Koerich, A. L., Oliveira Pinto, R. L., “MOSFET threshold extraction from voltage-only measurements”, *Electronics Letter*, vol. 30, pp. 1458-1459, Aug. 1994.
- [37] Bruun E. and Shah P. “Dynamic range of low-voltage cascode current mirrors,” *IEEE International Symposium on Circuits and Systems*, vol.2, pp. 1328–1331. Apr.-May 1995.
- [38] You F., Embabi S. H. K., Duque-Carrillo J. F. and E. Sánchez-Sinencio “An improved tail current source for low voltage applications” *IEEE Journal of Solid-State Circuits*, Vol. 32, no. 8, pp. 573-580, Aug. 1997.
- [39] Heim P. and Jabri M. A. “MOS cascode-mirror biasing circuit operating at any current level with minimal output saturation voltage” *Electronics Letters*, Vol. 31 no. 9 pp. 690-691. 27th Apr. 1995.
- [40] Voo T. and Toumazou C. “A novel high speed current mirror compensation technique and application” *IEEE International Symposium on Circuits and Systems*, pp. 2108-2111. Apr.-May 1995.
- [41] Choi T.C., Kaneshiro R. T., Brodersen R. W., Gray P. R., Jett W. B. and Wilcox M., “High-frequency CMOS switched-capacitor filters for communications application” *IEEE Journal of Solid-State Circuits*, Vol 18, no. 6, pp. 652-664. Dec. 1983.
- [42] Vittoz E., “Micropower techniques,” in “Design of analog-digital VLSI circuits for telecommunications and signal processing,” edited by J. E. Franca and Y. Tsvividis, second edition, *Prentice Hall*, Englewood Cliffs, 1994.
-

-
- [43] Bult K., “Basic CMOS circuit techniques”, in “Analog VLSI: Signal and information processing,” edited by M. Ismail and T. Fiez, *McGraw-Hill*, 1994.
- [44] Hogervorst R., Huijsing J. H., “Design of low-voltage, low-power operational amplifier cells” *Kluwer Academic Publishers*, Netherlands, 1996.
- [45] Gilbert, B., “Current-mode circuits from a translinear viewpoint: A tutorial,” in “Analogue IC design: the current-mode approach,” edited by C. Toumazou, F. J. Lidgley, and D. G. Haigh, *Eds. Peter Peregrinus Ltd.*, England, pp. 11–91, 1990.
- [46] Seevinck, E., “CMOS translinear circuits,” in “Analog circuit design: MOST RF circuits, sigma-delta converters and translinear circuits,” edited by W. Sansen, J. H. Huijsing, and R. J. Van de Plassche, *Kluwer Academic Publishers*, Netherlands,, pp. 323–336, 1996.
- [47] Hwang, C., Motamed, A., and Ismail, M., “Universal constant-gm input-stage architecture for low-voltage op amps,” *IEEE Trans. on Circuits and Systems-I*, Vol. 42, no. 11, pp. 886-895, Nov. 1995.
- [48] Austria Mikro Systeme International AMS - 0,8 μ m CMOS Process Parameters, Revision B*, Austria, 1997. Homepage: <http://www.amsint.com/>.
- [49] SMASH; Dolphin Integration, Meylan, France. Homepage: <http://www.dolphin.fr/>, .
- [50] Tanner EDA IC Design tools. Homepage: <http://www.tanner.com/EDA/>
- [51] Tsividis, Y. “Mixed analog-digital VLSI devices and technology: an introduction,” *McGraw-Hill*, Washington: 1995.
- [52] Maloberti, F., “Layout of analog and mixed analog-digital circuits,” in “Design of analog digital VLSI circuits for telecommunications and signal processing,” edited by Tsividis, Y., Franca, J. E. *Prentice-Hall*, Englewood Cliffs: 1994.
-

Trabalhos publicados

- [TP-1] Vincence, V. Galup-Montoro, C. and Schneider, M. C., “Class-AB]operational amplifier,” *IEEE International Symposium on Circuits and Systems*, vol. 3. pp. 603 – 606, Phoenix. 2002.
- [TP-2] Vincence, V. Galup-Montoro, C. and Schneider, M. C., “Amplificador classe AB para baixa tensão de alimentação” In: *IWS'2001 - VII Workshop IBERCHIP*, Montevideo, 2001.
- [TP-3] Vincence, V. Galup-Montoro, C. and Schneider, M. C., “Low-voltage class AB operational amplifier” In: *SBCCI'2001 - 14th Symposium on integrated circuits and systems design*, . p.207 – 211, Pirenópolis. 2001.
- [TP-4] Vincence, V. Galup-Montoro, C. and Schneider, M. C., “High-swing MOS cascode bias circuit,” *IEEE Transactions on Circuits And Systems II-Analog And Digital Signal Processing*. U. S. A., v.47, n.11, p.1325 - 1328, 2000.
- [TP-5] Vincence, V. Galup-Montoro, C. and Schneider, M. C., “A high swing MOS cascode bias circuits for operation at any current level,” *IEEE International Symposium on Circuits and Systems*, p. 489–492, Geneva, 2000.
- [TP-6] Vincence, V. Galup-Montoro, C. and Schneider, M. C., “Simple biasing circuit for low-voltage MOS cascode current mirrors at any current level,” *ICMP'99 - XIV International Conference on Microelectronics and Packaging*, p.13 – 16, Campinas, 1999.
-