# UNIVERSIDADE FEPERAL DE SANTA CATARINA PROGRAMA DE PÓS-GRADUACÃO EM ENGENHARIA ELÉTRICA

### ESTUDO DE UMA FAMÍLIA DE CONVERSORES

## SEMI-RESSONANTES DO TIPO BUCK

DISSERTAÇÃO SUBMETIDA À UNIVERSIDADE FEDERAL DE SANTA CATARINA FARA A OBTENÇÃO DO GRAU DE MESTRE EM ENGENHARIA ELÉTRICA

ERNANE ANTÓNIO ALVES COELHO

FLORIANDE MITCHSU, DEZEMBRO DE 1989

ESTUDO DE UMA FAMÍLIA DE CONVERSORES SEMI-RESSONANTES DO TIPO BUCK

Ernane Antônio Alves Coelho

ESTA DISSERTAÇÃO FOI JULGADA ADEQUADA PARA A OBTENÇÃO DO TÍTULO DE MESTRE EM ENGENHARIA ELÉTRICA, ESPECIALIDADE ENGENHARIA ELÉTRICA E APROVADA EM SUA FORMA FINAL PELO CURSO DE PÓS-GRADUAÇÃO

Ivo Barbi, Dr. Ing. Prof, Orientador José Carlos Moreira Bermudez, Ph.D. Prof. Coordenador do Curso de Pós-Graduação em Engenharia Elétrica

BANCA EXAMINADORA:

Ivo Barbi, Dr. Ing.

Jun Prof. Demizar Cruz Martins, Dr.

Prof. Valdeir José Farias, Dr.

#### AGRADECIMENTOS

Ao meu pai e meus irmãos pelo apoio recebido, sem o qual seria impossível a realização deste trabalho.

A vó Virgínia e a tia Nelita pela ajuda recebida na fase inicial deste trabalho.

Ao Prof. Ivo Barbi pela exelente orientação recebida.

Aos Colegas, Professores e Técnicos do Lamep, pois todos têm a sua cota de participação neste trabalho.

Ao meu amigo Zé Pergunta pelo apoio e incentivo.

À minha namorada Liliane pela presença carinhosa na etapa mais importante deste trabalho.

## ÍNDICE

Capitulo 1
INTRODUÇÃO
1.1. Introdução 1
1.2. A Família de Conversores Semi-Ressonantes do Tipo Buck 2
1.3. Conclusão 4
Capítulo 2
ANÁLISE TEÓRICA - ESTRUTURAS COM CHAVE BIDIRECIONAL EM CORRENTE
2.1. Introdução 5
2.2. Controle da chave 5
2.3. Seqüência de operação 6
2.4. Plano de fase
2.5. Formas de onda
2.6. Equações do circuito 11
2.7. Determinação dos intervalos de tempo das etapas 12
2.8. Cálculo do período de operação T 15
2.9. Relação das freqüências chaveamento/ressonância 16
2.10. Cálculo da corrente média de saída Io 17
2.11. Cálculo da potência de saída normalizada Po
2.12. Característica de saída 23
2.13. Corrente média normalizada no transistor
2.14. Corrente RMS normalizada no transistor
2.15. Corrente média normalizada no diodo D1
2.16. Corrente RMS normalizada no diodo D1 27
2.17. Corrente média normalizada no diodo D2 28
2.18. Corrente RMS normalizada no diodo D2 29

1V

2.19.	Restrições de operação	31
2.20.	Demais estruturas com chave bidirecional em corrente	31
2.21.	Conclusão	32

.

ANÁLISE TEÓRICA - ESTRUTURAS COM CHAVE BIDIRECIONAL EM TENSÃO	
3.1. Introdução	
3.2. Controle da chave	
3.3. Seqüência de operação 34	
3.4. Plano de fase 36	
3.5. Formas de onda 37	
3.6. Equações do circuito 39	
3.7. Determinação dos intervalos de tempo das etapas 40	
3.8. Cálculo do período de operação T 42	
3.9. Relação das freqüências chaveamento/ressonância	
3.10. Cálculo da corrente média de saída Io 43	
3.11. Cálculo da potência de saída normalizada Po	
3.12. Característica de saída 45	
3.13. Corrente média normalizada no transistor	
3.14. Corrente RMS normalizada no transistor	
3.15. Corrente média normalizada no diodo D1 48	
3.16. Corrente RMS normalizada no diodo D1 48	
3.17. Corrente média normalizada no diodo D2 48	
3.18. Corrente RMS normalizada no diodo D2 49	
3.19. Restrições de operação 50	
3.20. Demais estruturas com chave bidirecional em tensão	
3.21. Conclusão	

METODOLOGIA DE PROJETO	
4.1. Introdução	52
4.2. Metodologia de projeto 5	52
4.2.1. Dados de projeto 5	52
4.2.2. Determinação de L e C 5	52
4.2.3. Determinação da freqüência sob potência máxima	53
4.2.4. Correntes máximas nos semicondutores	54
4.3. Exemplo de projeto E	54
4.3.1. Dados de projeto E	54
4.3.2. Determinação de L e C 5	55
4.3.3. Determinação da freqüência sob potência máxima 5	56
4.3.4. Correntes máximas nos semicondutores 5	56
4.4. Conclusão	57

I

# Capítulo 5

-----

# SIMULAÇÃO

5.1.	Introdução	58
5.2.	O circuito simulado	58
5.3.	Resultados da simulação	59
5.4.	O circuito simulado com componentes parasitas	61
5.5.	Resultado da simulação com componentes parasitas	61
5.6.	Conclusão	64

# Capítulo 6

O CIRCUITO IMPLEMENTADO
6.1. Introdução
6.2. Capacitor de saída Co 65
6.3. Dimensionamento físico do indutor 67

6.4. Semicondutores	68
6.5. O sistema de controle	69
6.5.1. Princípio de controle	69
6.5.2. Circuito de comando e de partida	70
6.5.3. Função de transferência e regulação	72
6.6. Proteção	75
6.7. Diagramas elétricos	76
6.8. Conclusão	78

## RESULTADOS EXPERIMENTAIS

7.1.	Introdução	79
7.2.	Curvas experimentais	79
7.3.	Formas de onda - regime permanente	82
7.4.	Formas de onda - transitório	85
7.5.	Conclusão	87

# Capítulo 8

CONCLUSÃO FIN		8
---------------	--	---

Referências	bibliográficas	 89
	0	

#### SIMBOLOGIA

 $\alpha$  = IL1/Is - corrente máxima normalizada no MOSFET  $\beta$  = Eo/Ei - tensão de saída normalizada  $\Delta t_1 = t_1$  - intervalo de tempo da etapa de operação 1 Δt2 = t2-t1 - intervalo de tempo da etapa de operação 2 ∆t3 = t3-t2 - intervalo de tempo da etapa de operação 3 ∆t<sub>4</sub> = t<sub>4</sub>-t<sub>3</sub> - intervalo de tempo da etapa de operação 4  $\Delta t_5 = t_5 - t_4$  - intervalo de tempo da etapa de operação 5  $\mu_0$  - permeabilidade magnética do ar:  $4\pi x 10^{-7}$  H/m  $\eta$  - rendimento do conversor  $\zeta$  - amortecimento do sistema  $\omega = 1/\sqrt{LC}$  - freqüência angular de ressonância ωn = freqüência angular de oscilação natural de sistema de segunda ordem A - ganho proporcional do controlador PI B - ganho integral do controlador PI C - capacitor ressonante CD - capacitância do diodo D2 Co - capacitor de saída CT - capacitância dreno-fonte do MOSFET D1 - diodo integrante da chave bidirecional D2 - diodo de saída Ei - tensão de entrada Eo - tensão de saída Eref - tensão de referência de entrada  $Fr = \omega/2\pi$  - freqüência de ressonância Fs = 1/T freqüência de chaveamento Fsmax - máxima freqüência de chaveamento ico - componente fundamental da corrente em Co

ICRMS - corrente RMS no capacitor ressonante iD1 - corrente no diodo D1 ID1MD - corrente média no diodo D1 IDipico - corrente de pico no diodo Di IDIRMS - corrente RMS no diodo Di iD2 - corrente no diodo D2 ID2MD - corrente média no diodo D2 ID2pico - corrente de pico no diodo D2 ID2RMS - corrente RMS no diodo D2 il - corrente no indutor ressonante Ilmax - corrente máxima positiva no indutor Ilmin - corrente máxima negativa no indutor ILO - corrente inicial no MOSFET IL1 - corrente de pico no MOSFET IL2 - corrente no MOSFET ao final da etapa 2 IL3 - corrente no MOSFET ao final da etapa 4 ILRMS - corrente RMS no indutor ∫n - integral n-ésima Iref - tensão de referência de corrente it - corrente no MOSFET ITMD - corrente média no MOSFET ITRMS - corrente RMS no MOSFET Is = Ei/ZnK1 - ganho de comando e isolador ótico do sistema K2 - ganho na tensão de saída realimentada L - indutor ressonante LC - produto L x C Lp1 - indutor parasita 1 Lp2 - indutor parasita 2

- Pmin potência mínima de saída
- Pmax potência máxima de saída
- Po = Eolo potência média de saída
- Po = Po/Ps potência de saída normalizada
- QRCs Conversores Quasi-Ressonantes
- Ps = EiIs
- Ro resistor de saída
- Rc resistência equivalente do capacitor de saída Co
- S chave genérica do conversor
- SRCs Conversores Semi-Ressonantes
- T período de operação
- ts tempo de acomodação
- vc tensão no capacitor ressonante
- vco componente fundamental da tensão em Co
- vr tensão no transistor MOSFET
- vD1 tensão-no diodo D1
- vD2 tensão no diodo D2
- $x = \cos(\omega \Delta t_2)$
- $Z_n = \sqrt{L/C}$  impedância característica

#### RESUMO

Este trabalho apresenta o Estudo de uma Família de Conversores Semi-Ressonantes do Tipo Buck, gerados à partir do conversor buck PWM convencional. Tais conversores admitem a comutação não-dissipativa na chave (técnica-ZVS) e operam em condução descontínua na faixa dos megahertz.

Inicialmente é apresentado o estudo teórico das estruturas, composto de uma análise da seqüência de operação, planos de fase, formas de onda e análise quantitativa, incluindo ábacos relacionando parâmetros do conversor.

Uma metodologia de projeto é proposta com base nos estudos teóricos realizados, os quais são validados em seguida através de simulações em computador.

É realizada a implementação prática de uma das estruturas, cujos resultados experimentais obtidos confirmam a operação do conversor dentro dos parâmetros previstos teoricamente.

#### ABSTRACT

This work presents the Semi-Resonant Converters Family Study, derived from a conventional PWM buck converter. These converters utilize the ZVS technique to achieve non-dissipative commutation. They must operate in descontinuous mode and they are capable to operate in megahertz range.

Initially, it is presented the theoretical converters study, which is composed by operation sequency analysis, state plane diagrams, wave forms and quantitative analysis with normalized converter parameters curves.

A design procedure is proposed, based in theoretical studies, which were validated by computer simulation.

A practical implementation one of the studied structures is made, and the experimental results agree with the expected parameters.

#### INTRODUÇÃO

1.1 INTRODUÇÃO

O surgimento das fontes chaveadas representou um importante avanço no âmbito da Eletrônica de Potência, devido às significativas vantagens apresentadas pelas mesmas em relação às fontes lineares: alto rendimento; baixo peso, volume. Mas a busca de processos tecnológicos perfeitos, fez com que os resultados alcançados ainda não fossem satisfatórios.

O aperfeiçoamento dos Sistemas de Eletrônica de Potência se traduziu, então, na redução do tamanho dos elementos de filtragem, com a conseqüente redução dos custos e aumento da densidade de potência. Isto significava simplesmente a necessidade do desenvolvimento de conversores capazes de operar em alta freqüência.

Com o advento dos MOSFETs de potência, a construção de conversores capazes de operar a dezenas de Megahertz se tornou uma realidade. Mas os níveis de "stresses" e perdas de comutação nas chaves semicondutoras se constituia um forte fator de limitação da freqüência de operação. Assim, os conversores PWM convencionais foram condenados a operar na faixa dos 30-50kHz.

Com o intuito de eliminar as perdas de comutação, duas técnicas foram propostas. A primeira é a técnica "zero-current-switching" (ZCS). Através da incorporação de um circuito ressonante LC junto à chave, a corrente da mesma é forçada a oscilar, criando condições de corrente nula durante a abertura e o fechamento.

A segunda técnica é a "zero-voltage-switching" (ZVS). A rede LC junto à chave cria condições de tensão nula durante a abertura e o fechamento da mesma.

Assim, em ambas as técnicas, o produto tensão-corrente na chave é nulo durante a comutação, permitindo o chaveamento em alta freqüência.

Pela substituição das chaves dos conversores PWM convencionais pelas chaves ressonantes ZCS e ZVS, a família dos conversores Quasi-Ressonantes (QRCs) tem sido gerada. A proposta deste trabalho é o estudo de um conversor DC-DC gerado a partir do conversor buck PWM convencional, utilizando a técnica ZVS. O conversor gerado é mais simples que os da família QRCs. Veremos que vários conversores podem ser gerados, os quais constituem a família dos Conversores Semi-Ressonantes (SRCs) do tipo buck.

1.2. A FAMÍLIA DE CONVERSORES SEMI-RESSONANTES DO TIPO BUCK

Considere o conversor buck PWM convencional, cuja topologia é apresentada na figura 1.1.



Figura 1.1. Conversor buck PWM convencional

Admita o conversor operando em modo descontínuo. Assim, durante o fechamento da chave S, a corrente é nula, e as perdas associadas também. Entretanto, durante a abertura das chave S, e comutação da corrente para o diodo, o produto tensão-corrente na chave S não é nulo e existem perdas associadas.

Convém ressaltar neste ponto, que as perdas durante o fechamento da chave S não são exatamente nulas. Não existem perdas associadas à corrente do indutor porque a mesma é nula durante o fechamento, mas existem perdas devido à energia armazenada na capacitância parasita da chave. Antes da chave conduzir, sua capacitância parasita  $C_p$  apresenta uma energia igual a  $0.5C_pV^2$ , onde V é a tensão sobre a chave. Esta energia é dissipada internamente quando a chave conduz.

Considere agora, um capacitor C, o qual forma com o indutor L um circuito ressonante, cuja freqüência natural de oscilação seja superior à freqüência de operação do conversor. Existem três possibilidades diferentes para inserir o capacitor C no circuito original do conversor buck, formando um circuito ressonante LC. Tais possibilidades são apresentadas na figura 1.2.



Figura 1.2. Topologias básicas dos SRCs tipo buck

A chave S pode ser tanto bidirecional em corrente quanto bidirecional em tensão; deste modo, temos seis topologias distintas, as quais contituem a Família dos SRCs tipo buck. As mesmas são apresentadas na figura 1.3. As estruturas da esquerda possuem chave bidirecional em corrente, e as da direita chave bidirecional em tensão.

Os SRCs tipo buck, operados de forma conveniente, possibilitam a comutação do transistor sob tensão nula (técnica ZVS) e são mais simples que os QRCs, pois o indutor L, além de servir como elemento armazenador e de transporte de energia da entrada para a saída, constitui também o circuito ressonante que possibilita a anulação da tensão durante a comutação do transistor. Tal forma conveniente de operação será vista nos capítulos subseqüentes.



Figura 1.3. Família buck SRCs

#### 1.3. CONCLUSÃO

A família SRCs buck é gerada a partir do conversor buck PWM convencional pela simples inserção de um capacitor no circuito, formando uma chave ZVS. Por isso, os SRCs são mais simples que os QRCs.

Os SRCs gerados devem operar em condução descontínua. A técnica ZVS elimina as perdas quando da comutação da corrente do transistor para o diodo (bloqueio do transistor) e as perdas devido à capacitância parasita do transistor durante a entrada em condução do mesmo.

A família SRCs tipo buck é composta de seis estruturas distintas, três com chave bidirecional em corrente e três com chave bidirecional em tensão.

# Capitulo 2

#### ANÁLISE TEÓRICA - ESTRUTURAS COM CHAVE BIDIRECIONAL EM CORRENTE

#### 2.1. INTRODUÇÃO

Como foi visto no capítulo anterior, a Família SRCs Buck é constituída de seis estruturas distintas. Dentre as estruturas com chave bidirecional em corrente, temos a estrutura apresentada na figura 2.1, a qual será analisada teoricamente.



Fig. 2.1. Conversor Semi-Ressonante a ser analisado

Considerações sobre as demais estruturas com chave bidirecional em corrente serão apresentadas no final do capítulo.

#### 2.2. CONTROLE DA CHAVE

Como vimos no capítulo anterior, os Conversores Semi-Ressonantes operam em condução descontínua, de modo que a chave sempre assume uma corrente inicial nula.

A chave ZVS deve ser fechada obrigatoriamente toda vez que sua tensão for nula. O bloqueio será comandado. Neste caso a chave ressonante ZVS funcionará analogamente a um tiristor dual.

Como será visto adiante, o controle do fluxo de potência será feito através do controle do extremo de corrente na chave.

#### 2.3. SEQÜÊNCIA DE OPERAÇÃO

ETAPA 1 - Condição inicial: vc=0; i1=0.

O transistor T entra em condução. A corrente do indutor in cresce linearmente com o tempo. A tensão no capacitor ressonante permanece nula. Nesta etapa, temos a transferência de energia da entrada para a saída, além do armazenamento de energia no indutor. Esta etapa finaliza quando o transistor recebe ordem de bloqueio.



Figura 2.2. Etapa de operação 1

ETAPA 2 - Condição inicial: vc=0; i1=IL1.

O transistor é bloqueado. Inicia-se uma oscilação na malha Ei,C,L,Eo. O capacitor C começa a se carregar. A corrente do indutor il evolui senoidalmente até que a tensão no capacitor alcance o valor de tensão da fonte Ei. Neste instante il=IL2.



Figura 2.3. Etapa de operação 2

ETAPA 3 - Condição inicial: vc=Ei; i1=IL2.

O diodo Dz é diretamente polarizado e entra em condução. O indutor se descarrega através da malha Dz,L,Eo; transferindo toda sua energia para a fonte Eo. A corrente il decresce linearmente com o tempo até se anular. A tensão do capacitor vo permance igual a Ei.



Figura 2.4. Etapa de operação 3

ETAPA 4 - Condição inicial: vc=Ei; i1=0.

Novamente temos uma oscilação na malha Ei,C,L,Eo. A corrente in evolui senoidalmente, agora em sentido contrário ao das etapas anteriores. O capacitor se descarrega até que sua tensão seja nula, finalizando esta etapa.

## Neste instante a corrente i1=113.



Figura 2.5. Etapa de operação 4

ETAPA 5 - Condição inicial: vc=0; i1=IL3.

O diodo D1 é diretamente polarizado e entra em condução. O indutor se descarrega através da malha Eo,L,D1,Ei. A tensão vc permanece nula. O MOSFET é habilitado a conduzir. Quando a corrente no indutor se anula, voltamos às condições iniciais da etapa 1, fechando o ciclo.



Figura 2.6. Etapa de operação 5

### 2.4. PLANO DE FASE

O plano de fase das variáveis de estado da estrutura é mostrado na figura 2.7. Os números dentro dos círculos indicam as etapas de operação.



Figura 2.7. Plano de fase

Este plano se encontra em proporções adequadas a forma correta de operação do conversor, a qual implica em restrições que serão apresentadas oportunamente.

2.5. FORMAS DE ONDA

As formas de onda do conversor são apresentadas na figura 2.8.



Figura 2.8. Formas de onda

As equações serão escritas conforme as referências do circuito da figura 2.9.



Figura 2.9. Referências adotadas para as variáveis de estado

Resolvendo as equações de tensão para a malha em questão a cada etapa de funcionamento, podemos facilmente chegar as expressões que descrevem o comportamento das variáveis de estado em função do tempo, as quais são apresentadas a seguir:

ETAPA 1: [0,t1]=Δt1

$$i_1(t) = \frac{Ei - Eo}{L} t \qquad (2.1)$$

$$v_c(t)=0$$
 (2.2)

### ETAPA 2: $[t_1, t_2] = \Delta t_2$

$$i1(t) = \frac{Ei-Eo}{Z_n} \operatorname{sen}[\omega(t-t_1)] + i1(t_1)\cos[\omega(t-t_1)]$$
(2.3)

$$v_{c}(t) = E_{i} - E_{o} - (E_{i} - E_{o}) \cos[\omega(t - t_{i})] + Z_{n} i_{i}(t_{i}) \sin[\omega(t - t_{i})]$$
(2.4)

ETAPA 3: [t2,t3]=∆t3

$$i_1(t)=i_1(t_2) - \frac{Eo}{L} (t-t_2)$$
 (2.5)

$$v_c(t)=Ei$$
 (2.6)

ETAPA 4: 
$$[t_3, t_4] = \Delta t_4$$

$$i_1(t) = -\frac{Eo}{Z_n} \operatorname{sen}[\omega(t-t_3)]$$
(2.7)

$$v_c(t)=Ei-Eo + Eo cos[\omega(t-t_3)]$$
 (2.8)

ETAPA 5:  $[t_4, t_5] = \Delta t_5$ 

$$i_1(t)=i_1(t_4) + \frac{Ei-Eo}{L}(t-t_4)$$
 (2.9)

$$v_{c}(t)=0$$
 (2.10)

#### 2.7. DETERMINAÇÃO DOS INTERVALOS DE TEMPO DAS ETAPAS

-

Δt1=t1. Fazendo t=t1 e i1(t1)=IL1 na equação (2.1) temos:

$$\Delta t_1 = \frac{L}{E_1 - E_0} IL_1$$

$$\Delta t_1 = \sqrt{LC} \frac{\alpha}{1-\beta}$$
 (2.11)

Δt2=t2-t1. Na equação (2.4): t=t2; vc(t2)=Ei; i1(t1)=IL1.

$$Ei=Ei-Eo - (Ei-Eo)cos(\omega\Delta t_2) + Z_n IL_1 sen(\omega\Delta t_2)$$

Dividindo ambos os menbros por Ei, e aplicando as definições

estabelecidas, temos:

$$[(1-\beta)^{2} + \alpha^{2}] x^{2} + 2\beta(1-\beta) x + \beta^{2} - \alpha^{2} = 0 \qquad (2.12)$$

As soluções da equação (2.12) são:

$$x = \frac{-\beta(1-\beta) - \alpha \sqrt{\alpha^2 - 2\beta + 1}}{\alpha^2 + (1-\beta)^2}$$



Figura 2.10. Plano de fase da etapa 2

Observando o plano de fase representativo apenas da situação topológica presente na etapa 2 (figura 2.10), notamos que existem dois arcos que satisfazem a condição de tensão vc=Ei para a equação (2.4), correspondentes às soluções da equação (2.12). Comparando este plano com o plano de fase real da estrutura (figura 2.7), podemos ver que só o menor arco nos interessa para o cálculo de  $\Delta$ t2. Então:

$$x = \frac{-\beta(1-\beta) + \alpha \sqrt{\alpha^2 - 2\beta + 1}}{\alpha^2 + (1-\beta)^2}$$
(2.13)

Da definição de x:

$$\Delta t_2 = \sqrt{LC} \operatorname{arc} \cos(x) \tag{2.14}$$

Δt3=t3-t2. Na equação (2.5): t=t3, i1(t3)=0.

$$\Delta t_3 = \frac{L}{E0} i_1(t_2) \qquad (2.15)$$

Da equação (2.3):  $i_1(t_2) = \frac{Ei-Eo}{Z_n} \operatorname{sen}(\omega \Delta t_2) + Il_{1}\cos(\omega \Delta t_2)$ 

$$i_1(t_2) = \frac{E_1 - E_0}{Z_n} \sqrt{1 - x^2} + IL_1 x$$
 (2.16)

Substituindo (2.16) em (2.15):

$$\Delta t_{3} = \frac{L}{Eo} \left[ \frac{Ei - Eo}{Zn} \sqrt{1 - x^{2}} + IL_{1} x \right]$$
$$\Delta t_{3} = \frac{\sqrt{LC}}{\beta} \left[ (1 - \beta) \sqrt{1 - x^{2}} + \alpha x \right] \qquad (2.17)$$

 $\Delta t_4=t_4-t_3$ . Na equação (2.8):  $t=t_4$ ,  $v_c(t_4)=0$ .

$$Ei-Eo + Eo \cos(\omega \Delta t_4) = 0$$

$$\cos(\omega \Delta t_4) = 1 - \frac{1}{\beta}$$
 (2.18)

$$\Delta t_4 = \sqrt{LC} \operatorname{arc} \cos\left(1 - \frac{1}{\beta}\right)$$
 (2.19)

sendo a função arc cos definida no intervalo  $[0, \Pi]$ .

 $\Delta ts=ts-t4$ . Na equação (2.9): t=ts, i1(ts)=0.

$$\Delta ts = -\frac{L}{Ei-Eo} ii(t_4)$$
 (2.20)

Da equação (2.7), temos:  $i1(t_4) = -\frac{Eo}{Z_n} \operatorname{sen}(\omega \Delta t_4)$ 

$$i_1(t_4) = -\frac{E_0}{Z_n} \sqrt{1 - \cos^2(\omega \Delta t_4)}$$
 (2.21)

Substituindo (2.18) em (2.21):

$$i_1(t_4) = -\frac{Eo}{2n} \sqrt{\frac{2\beta - 1}{\beta}}$$
 (2.22)

Substituindo (2.22) em (2.20):

$$\Delta ts = \sqrt{LC} \frac{\sqrt{2\beta - 1}}{1 - \beta}$$
(2.23)

2.8. CÁLCULO DO PERÍODO DE OPERAÇÃO T

O período de operação T é dado pela seguinte expressão:

 $T = \Delta t_1 + \Delta t_2 + \Delta t_3 + \Delta t_4 + \Delta t_5 \qquad (2.24)$ 

Substituindo as equações (2.11), (2.14), (2.17), (2.19) e (2.23) na . equação 2.24), temos:

$$\Gamma = \sqrt{LC} \left[ \frac{\alpha + \sqrt{2\beta - 1}}{1 - \beta} + \frac{(1 - \beta)\sqrt{1 - x^2} + \alpha x}{\beta} + \arctan(\alpha + \alpha x) + \arccos(\alpha + \alpha x) + \arccos(\alpha + \alpha x) + \frac{1}{\beta} \right]$$
(2.25)

### 2.9. RELAÇÃO DAS FREQÜÊNCIAS CHAVEAMENTO / RESSONÂNCIA

:

A freqüência de ressonância é definida como:

$$F_{r} = \frac{1}{2\pi\sqrt{LC}}$$

enquanto a freqüência de chaveamento, ou de operação do conversor é:

$$F_s = \frac{1}{T}$$

Assim a relação da freqüência de chaveamento para a freqüência de ressonância é dada pela seguinte expressão:

$$\frac{F_{\rm s}}{F_{\rm r}} = \frac{2\pi\sqrt{\rm LC}}{\rm T}$$
(2.26)

Substituindo (2.25) em (2.26), temos:

$$\frac{F_{s}}{F_{r}} = \frac{2\pi}{\frac{\alpha + \sqrt{2\beta - 1}}{1 - \beta} + \frac{(1 - \beta)\sqrt{1 - x^{2}} + \alpha x}{\beta} + \arccos(x) + \arccos\left(1 - \frac{1}{\beta}\right)}$$
(2.27)

A figura 2.11 mostra o ábaco representativo da expressão (2.27), Fs/Fr versus  $\alpha$ , tendo  $\beta$  como parâmetro, lembrando que x é definido pela expressão (2.13).



Figura 2.11. Fs/Fr versus  $\alpha$ ,  $\beta$  como parâmetro

## 2.10. CÁLCULO DA CORRENTE MÉDIA DE SAIDA 10

A corrente média de saída é idêntica à corrente média no indutor, então, a partir das expressões da corrente no indutor em cada etapa, podemos dizer que a corrente média de saída Io é:

$$Io = \frac{1}{T} \left[ \int_{0}^{t_{1}} \frac{Ei-Eo}{L} t \, dt + \int_{t_{1}}^{t_{2}} \left( \frac{Ei-Eo}{Zn} \operatorname{sen}[\omega(t-t_{1})] + IL_{1} \cos[\omega(t-t_{1})] \right) dt + \int_{t_{2}}^{t_{3}} \left( i_{1}(t_{2}) - \frac{Eo}{L} (t-t_{2}) \right) dt + \int_{t_{3}}^{t_{4}} - \frac{Eo}{Zn} \operatorname{sen}[\omega(t-t_{3})] dt + \int_{t_{3}}^{t_{4}} \frac{EO}{$$

+ 
$$\int_{t_4}^{t_5} \left[ i_1(t_4) + \frac{Ei-Eo}{L} (t-t_4) \right] dt$$
 (2.28)

Calculando cada integral  $\int n$ , da soma entre colchetes, da expressão acima, separadamente, temos:

$$\int 1 = \int_{0}^{t_{1}} \frac{\text{Ei-Eo}}{L} t \, dt = \frac{\text{Ei-Eo}}{2L} \Delta t \, 1^{2}$$
 (2.29)

Substituindo (2.11) em (2.29):

1

. .

$$\int 1 = \frac{\text{Ei-Eo}}{2L} LC \frac{\alpha^2}{(1-\beta)^2}$$

$$\int_{1} = C \text{ Ei } \frac{\alpha^{2}}{2(1-\beta)}$$
 (2.30)

$$\int 2 = \int_{t_1}^{t_2} \left( \frac{\text{Ei-Eo}}{\text{Zn}} \sin[\omega(t-t_1)] + \text{IL}_1 \cos[\omega(t-t_1)] \right) dt$$

Transformando as variáveis:

$$\int 2 = \int_{0}^{\Delta t 2} \left[ \frac{\text{Ei-Eo}}{\text{Zn}} \operatorname{sen}(\omega t') + \text{IL}_{1} \cos(\omega t') \right] dt'$$

$$\int 2 = \frac{\text{Ei-Eo}}{\text{Zn }\omega} \cos(\omega \Delta t_2) + \frac{\text{IL1}}{\omega} \sin(\omega \Delta t_2) + \frac{\text{Ei-Eo}}{\text{Zn }\omega}$$

$$\int 2 = C Ei \left[ (1-\beta)(1-x) + \alpha \sqrt{1-x^2} \right]$$

Pode-se demonstrar a identidade abaixo:

$$(1-\beta)(1-x) + \alpha \sqrt{1-x^2} = 1$$

Desenvolvendo a expressão acima, temos:

$$[\alpha^{2}+(1-\beta)^{2}] x^{2} + 2\beta(1-\beta) x + \beta^{2}-\alpha^{2} = 0$$

A equação acima é idêntica à equação (2.12), a qual define x. Assim, para todo x a identidade acima é válida. Então:

$$\int 2 = C Ei \tag{2.31}$$

$$\int 3 = \int_{t_2}^{t_3} \left[ i_1(t_2) - \frac{Eo}{L} (t-t_2) \right] dt$$

Transformando as variáveis:

$$\int 3 = \int_{0}^{\Delta t 3} \left( i1(t_2) - \frac{Eo}{L} t' \right) dt'$$

$$\int 3 = i1(t_2) \Delta t_3 - \frac{E_0}{L} \Delta t_3^2$$

Da equação (2.15):  $i_1(t_2) = \frac{Eo}{L} \Delta t_3$ , então:

$$\int 3 = \frac{Eo}{2L} \Delta t 3 \qquad (2.32)$$

Substituindo (2.17) em (2.32):

19

$$\int 3 = \frac{E_0}{2L} \frac{LC}{\beta^2} \left[ (1-\beta)\sqrt{1-x^2} + \alpha x \right]^2$$

$$\int 3 = \frac{C}{2\beta} \frac{E_1}{2\beta} \left[ (1-\beta)\sqrt{1-x^2} + \alpha x \right]^2 \qquad (2.33)$$

$$\int 4 = \int_{t_3}^{t_4} \frac{E_0}{2\pi} \operatorname{sen}[\omega(t-t_3)] dt$$

Transformando as variáveis:

$$\int 4 = \int_{0}^{\Delta t 4} - \frac{Eo}{Z_n} \operatorname{sen}(\omega t') dt'$$

$$\int 4 = \frac{Eo}{Zn \ \omega} \cos(\omega \Delta t 4) - \frac{Eo}{Zn \ \omega}$$

Da equação (2.18), temos:  $\cos(\omega \Delta t_4) = 1 - \frac{1}{\beta}$ ; assim:

$$\int 4 = -C Ei$$
 (2.34)

$$\int s = \int_{t_4}^{t_5} \left( i_1(t_4) + \frac{Ei - Eo}{L} (t - t_4) \right) dt$$

Transformando as variáveis:

.

\_

.

$$\int s = \int_{0}^{\Delta t s} \left[ i_{1}(t_{4}) + \frac{Ei - Eo}{L} t' \right] dt'$$
$$\int s = i_{1}(t_{4}) \Delta t s + \frac{Ei - Eo}{2L} \Delta t s^{2}$$

Da equação (2/20), temos:  $i1(t_4) = -\frac{Ei-Eo}{L} \Delta t_5$ , então:

$$\int s = -\frac{\text{Ei-Eo}}{2L} \Delta t s^2 \qquad (2.35)$$

Substituindo (2.23) em (2.35):

$$\int s = -\frac{\text{Ei-Eo}}{2L} \frac{\text{LC}}{(1-\beta)^2} (2\beta-1)$$

$$\int s = -\text{C Ei} \frac{2\beta-1}{2(1-\beta)} \qquad (2.36)$$

Substituindo, agora, o resultado de cada uma das integrais  $\int n$ , expressões (2.30), (2.31), (2.33), (2.34) e (2.36) na equação (2.28), temos:

Io = 
$$\frac{C \text{ Ei}}{2T} \left[ \frac{\alpha^2 - 2\beta + 1}{(1-\beta)} + \frac{\left[ (1-\beta)\sqrt{1-x^2} + \alpha x \right]^2}{\beta} \right]$$
 ou

$$Io = \frac{Ei}{\mathbb{Z}n} \frac{\sqrt{LC}}{2T} \left[ \frac{\alpha^2 - 2\beta + 1}{(1-\beta)} + \frac{\left[ (1-\beta)\sqrt{1-x^2} + \alpha x \right]^2}{\beta} \right] \quad (2.37)$$

Então a corrente média de saída normalizada lo será:

$$I_{o}^{*} = \frac{\sqrt{LC}}{2T} \left[ \frac{\alpha^{2} - 2\beta + 1}{(1 - \beta)} + \frac{\left[ (1 - \beta)\sqrt{1 - x^{2}} + \alpha x \right]^{2}}{\beta} \right]$$
(2.38)

Podemos ver através do cálculo das integrais respectivas às etapas ressonantes (etapas 2 e 4), expressões (2.31) e (2.34), que a energia entregue à carga durante a etapa de operação 2 é devolvida pela mesma durante a etapa de operação 4.

2.11. CÁLCULO DA POTENCIA DE SAÍDA NORMALIZADA PO

A potência de saída normalizada é definida como:

$$P_{o}^{*} = \frac{P_{o}}{P_{s}} = \frac{E_{o} I_{o}}{E_{i} I_{s}}$$

$$P_{o}^{*} = \beta I_{o}^{*} \qquad (2.39)$$

Substituindo (2.38) em (2.39), e lembrando que da equação (2.26) temos que  $\frac{\sqrt{LC}}{T} = \frac{F_s}{2\pi F_r}$ , então:

$$P_{o}^{*} = \frac{\beta}{4\pi} \frac{F_{s}}{F_{r}} \left[ \frac{\alpha^{2} - 2\beta + 1}{(1 - \beta)} + \frac{\left[ (1 - \beta)\sqrt{1 - x^{2}} + \alpha x \right]^{2}}{\beta} \right]$$
(2.40)



Figura 2.12. Po versus  $\alpha$ ,  $\beta$  como parâmetro

A figura 2.12 mostra o ábaco referente a expressão (2.40), Po versus  $\alpha$ , tendo  $\beta$  como parâmetro. Fs/Fr e x são definidos respectivamente pelas expressões (2.27) e (2.13).

#### 2.12. CARACTERÍSTICA DE SAÍDA

A figura 2.13 mostra a característica de saída do conversor, obtida através das expressões (2.38) e (2.25).



Figura 2.13. Característica de saída

#### 2.13. CORRENTE MÉDIA NORMALIZADA NO TRANSISTOR

O transistor conduz apenas durante a etapa de operação 1 (ver formas de onda), assim, a corrente média ITMD no transistor é:

ITHD = 
$$\frac{1}{T} \int_{0}^{\Delta t_1} \frac{\text{Ei-Eo}}{L} t \, dt = \frac{\text{Ei-Eo}}{2L} \frac{\Delta t_1^2}{T}$$

$$I_{TMD} = \frac{IL_1 \Delta t_1}{2T}$$
(2.41)

Substituindo (2.11) e (2.26) em (2.41):

ITMD = 
$$\frac{Ei}{Z_n} \frac{F_s}{F_r} \frac{\alpha^2}{4\pi(1-\beta)}$$

A corrente média normalizada do transistor será, então:

$$I_{TMD} = \frac{F_s}{F_r} \frac{\alpha^2}{4\pi(1-\beta)}$$
(2.42)

O ábaco da figura 2.14 mostra a corrente média normalizada no transistor em função de  $\alpha$ , tendo  $\beta$  como parâmetro.



Figura 2.14. ITMD versus  $\alpha$ ,  $\beta$  como parâmetro

## 2.14. CORRENTE RMS NORMALIZADA NO TRANSISTOR

A corrente RMS do transistor é definida como:

ITRMS = 
$$\left[\frac{1}{T}\int_{0}^{\Delta t_{1}} \left(\frac{Ei-Eo}{L}t\right)^{2} dt\right]^{1/2} = \left[\left(\frac{Ei-Eo}{L}\right)^{2}\frac{\Delta t_{1}^{2}}{3T}\right]^{1/2}$$
$$ITRMS = \sqrt{\frac{IL_1^2 \Delta t_1}{3T}}$$

Novamente usando as expressões (2.11) e (2.26), como no ítem anterior, temos que:

ITRMS = 
$$\frac{\text{Ei}}{\text{Zn}} \alpha \sqrt{\frac{\text{Fs}}{\text{Fr}}} \frac{\alpha}{6\pi(1-\beta)}$$



Figura 2.15. ITRMS versus 
$$\alpha$$
,  $\beta$  como parâmetro

Assim a corrente RMS normalizada no transistor será dada pela expressão (2.43), cujo ábaco representativo é apresentado na figura 2.15.

ITRMS = 
$$\alpha \sqrt{\frac{F_s}{F_r} \frac{\alpha}{6\pi(1-\beta)}}$$
 (2.43)

2.15. CORRENTE MÉDIA NORMALIZADA NO DIODO D1

O diodo D1 conduz a etapa de operação 5, assim:



Figura 2.16. IDIMO versus  $\alpha$ ,  $\beta$  como parâmetro

Mas da equação (2.20):  $i1(t_4) = -\frac{Ei-Eo}{L} \Delta t_5$ , então:  $IDIMD = \frac{Ei-Eo}{2L} \frac{\Delta t_5^2}{T}$ 

Usando as expressões (2.23) e (2.26):

$$IDIMD = \frac{Ei}{Zn} \frac{Fs}{Fr} \frac{2\beta-1}{4\pi(1-\beta)}$$

A corrente média normalizada no diodo D1 será:

$$I_{D1MD}^{*} = \frac{F_{s}}{F_{r}} \frac{2\beta - 1}{4\pi(1 - \beta)}$$
(2.44)

27

O ábaco referente a expressão (2.44) é mostrado na figura 2.16.

#### 2.16. CORRENTE RMS NORMALIZADA NO DIODO D1

A corrente RMS no diodo D1 é definida sendo:

$$I_{D1RMS} = \left[ \frac{1}{T} \int_{0}^{\Delta t_{S}} \left( i_{1}(t_{4}) + \frac{E_{1}-E_{0}}{L} t \right)^{2} dt \right]^{1/2}$$

IDIRMS = 
$$\left[\frac{1}{T}\left(i_1(t_4)^2 \Delta t_5 + i_1(t_4) - \frac{Ei - Eo}{L} \Delta t_5^2 + \left(\frac{Ei - Eo}{L}\right)^2 - \frac{\Delta t_5^3}{3}\right]^{1/2}$$

Da equação (2.20):  $i_1(t_4) = -\frac{Ei-Eo}{L} \Delta t_5$ , então:

Idirms = 
$$\left[ \frac{1}{T} \left( \frac{\text{Ei-Eo}}{L} \right)^2 \frac{\Delta t s^3}{3} \right]^{1/2}$$

Usando agora as expressões (2.23) e (2.26):

IDIRMS = 
$$\frac{\text{Ei}}{\text{Zn}} \sqrt{\frac{\text{Fs}}{\text{Fr}}} \frac{(2\beta-1)^{3/2}}{6\pi(1-\beta)}$$

Assim, temos que a corrente RMS normalizada no diodo D1 será:

$$I_{D1RMS} = \sqrt{\frac{F_{s}}{F_{r}} \frac{(2\beta-1)^{3/2}}{6\pi(1-\beta)}}$$
(2.45)

A expressão (2.45) é apresentada na forma de ábaco na figura 2.17.



Figura 2.17. IDIRHS versus  $\alpha$ ,  $\beta$  como parâmetro

## 2.17. CORRENTE MÉDIA NORMALIZADA NO DIODO D2

O diodo Dz conduz somente durante a etapa de operação 3, assim:

$$ID2MD = \frac{1}{T} \int_{0}^{\Delta t_{3}} \left[ i_{1}(t_{2}) - \frac{E_{0}}{L} t \right] dt = \frac{1}{T} \left[ i_{1}(t_{2}) \Delta t_{3} - \frac{E_{0}}{L} \frac{\Delta t_{3}^{2}}{2} \right]$$

Da equação (2.15):  $i_1(t_2) = \frac{Eo}{L} \Delta t_3$ , então:

$$ID2MD = \frac{EO}{L} \frac{\Delta t3^2}{T}$$

Aplicando na expresão acima as expressões (2.17) e (2.26), temos:

$$I_{D2MD} = \frac{Ei}{Z_n} \frac{F_s}{F_r} \frac{1}{4\pi\beta} \left[ (1-\beta)\sqrt{1-x^2} + \alpha x \right]^2$$

Desse modo, a corrente média normalizada no diodo D2 será:

$$I_{D2MD} = \frac{F_{s}}{F_{r}} \frac{1}{4\pi\beta} \left[ (1-\beta)\sqrt{1-x^{2}} + \alpha x \right]^{2}$$
(2.46)

O ábaco correspondente à expressão (2.46) é mostrado na figura (2.18).



Figura 2.18. ID2MD versus  $\alpha$ ,  $\beta$  como parâmetro

## 2.18. CORRENTE RMS NORMALIZADA NO DIODO D2

A corrente RMS normalizada no diodo D2 é definida sendo:

ID2RMS = 
$$\left[\frac{1}{T}\int_{0}^{\Delta t_{3}} \left(i_{1}(t_{2}) - \frac{Eo}{L}t\right)^{2} dt\right]^{1/2}$$

$$ID2RMS = \left[\frac{1}{T}\left(i_1(t_2)^2 \Delta t_3 - i_1(t_2) - \frac{Eo}{L} \Delta t_3^2 + \left(\frac{Eo}{L}\right)^2 - \frac{\Delta t_3^3}{3}\right)\right]^{1/2}$$

Aplicando a equação (2.15) na expressão acima:

$$I_{D2RMS} = \left[ \begin{array}{c} Eo^2 \Delta t z^3 \\ 3L^2 T \end{array} \right]$$

Usando as expressões (2.17) e (2.26) e desenvolvendo:

ID2RMS = 
$$\frac{\text{Ei}}{\text{Zn}} \sqrt{\frac{\text{Fs}}{\text{Fr}}} \frac{1}{6\pi\beta} \left[ (1-\beta)\sqrt{1-x^2} + \alpha x \right]^3$$



Figura 2.19. ID2RMS versus  $\alpha$ ,  $\beta$  como parâmetro

Assim, a corrente RMS normalizada no diodo D2 será:

$$I_{D2RMS} = \sqrt{\frac{F_{s}}{F_{r}}} \frac{1}{6\pi\beta} \left[ (1-\beta)\sqrt{1-x^{2}} + \alpha x \right]^{3}$$
(2.47)

O ábaco referente à expressão (2.47) é apresentado na figura 2.19.

Observando o plano de fase da estrutura em questão (figura 2.7), podemos ver que para a tensão no capacitor se anular ao final da quarta etapa de funcionamento, permitindo a comutação não dissipativa do transistor, é necessário que Ei < 2Eo. Como, naturalmente nos conversores buck Ei > Eo; para uma dada tensão de entrada Ei, a tensão de saída Eo será limitada teoricamente em: Ei/2 < Eo < Ei.

Quando  $\alpha = \sqrt{2\beta-1}$ , o determinante da equação (2.12) é nulo. Isto significa que o arco de circunferência respectivo à etapa de operação 2 tangencia a reta v<sub>c</sub> = Ei no plano de fase, o qual será simétrico em relação ao eixo v<sub>c</sub> e a potência fornecida será nula. A medida em que  $\alpha$  aumenta, a partir de  $\alpha = \sqrt{2\beta-1}$ , aumenta a taxa de transferência de energia da entrada para a saída (ver figura 2.12).

Todos os ábacos de abcissa  $\alpha$  e parâmetro  $\beta$  apresentados são definidos para  $\alpha \ge \sqrt{2\beta-1}$ .

Em suma, todas as considerações teóricas apresentadas são para:

a) 
$$\frac{E_1}{2} < E_0 < E_1$$
; (2.48)  
b)  $\alpha \ge \sqrt{2\beta - 1}$ ; (2.49)

restrições correspondentes à forma adequada de operação do conversor.

## 2.20. DEMAIS ESTRUTURAS COM CHAVE BIDIRECIONAL EM CORRENTE

A figura 2.20 mostra os demais conversores com chave bidirecional em corrente da Família de SRCs do tipo buck, com os respectivos planos de fase.

Os três conversores com chave bidirecional em corrente são muito semelhantes no seu modo de operação. Apenas a tensão no capacitor tem a forma de onda distinta nos três casos, como podemos ver comparando os três planos de fase (figuras (2.7 e 2.20).

Todos os resultados obtidos relativos à freqüência, potência, característica de saída, corrente nos semicondutores e restrições de operação

para a primeira estrutura (figura 2.1) são válidos para as estruturas da figura 2.20. Devido à repetitividade dos cálculos os mesmos não serão apresentados.



Figura 2.20. Demais estruturas com chave bidirecional em corrente

## 2.21. CONCLUSÃO

Vimos que operando o SRC buck com chave bidirecional em corrente no modo descontínuo, como apresentado neste capítulo, podemos ter a comutação não dissipativa pela anulação da tensão na chave durante a comutação (técnica ZVS). Tal forma de operação implica em restrições aos valores de  $\alpha$  e  $\beta$ .

Através do ábaco da figura 2.12 podemos ver que a potência média de saída é uma função de  $\alpha$ . Assim podemos controlar a potência média de saída controlando  $\alpha$ , ou seja, controlando o extremo de corrente na chave.

## Capítulo 3

## ANÁLISE TEÓRICA - ESTRUTURAS COM CHAVE BIDIRECIONAL EM TENSÃO

3.1. INTRODUÇÃO

A estrutura do SRC, com chave bidirecional em tensão, a ser analisada é apresentada na figura 3.1.



Figura 3.1. Buck SRC a ser analisado

Como será visto, o comportamento da estrutura acima é semelhante ao da estrutura analisada no capítulo 2. Assim, alguns resultados obtidos no capítulo 2 serão usados diretamente na análise a seguir, evitando a repetição dos cálculos.

Referência às outras estruturas com chave bidirecional em tensão será feita no final deste capítulo.

## 3.2. CONTROLE DA CHAVE

O controle da chave bidirecional em tensão será idêntico ao da chave bidirecional em corrente exposto no capítulo anterior. 3.3. SEQÜÊNCIA DE OPERAÇÃO

ETAPA 1 - Condição inicial: vc=0; i1=ILo.

O transistor entra em condução. A corrente no indutor in cresce linearmente com o tempo, a partir de ILO, até que o transistor receba ordem de bloqueio. A tensão no capacitor  $v_c$  permanece nula.



Figura 3.2. Etapa de operação 1

ETAPA 2 - Condição inicial: vc=0; i1=IL1.

O transistor é bloqueado. Inicia-se uma oscilação na malha Ei, C, L, Eo. A corrente no indutor il evolui senoidalmente até que a tensão no capacitor alcance o valor da fonte Ei. Neste instante il=IL2.



Figura 3.3. Etapa de operação 2

ETAPA 3 - Condição inicial: vc=Ei; i1=IL2.

O diodo D2 é diretamente polarizado e entra em condução. O indutor

se descarrega através da malha D2, L, Eo; transferindo toda sua energia para a fonte Eo. A corrente il decresce linearmente com o tempo até se anular. A tensão no capacitor vo permanece igual a Ei.



Figura 3.4. Etapa de operação 3

ETAPA 4 - Condição inicial: vc=Ei; i1=0.

Inicia-se novamente uma oscilação na malha Ei, C, L, Eo.A corrente il evolui senoidalmente em sentido negativo até se anular, quando a tensão  $v_c = Ei-2Eo$ .



Figura 3.5. Etapa de operação 4. Corrente il negativa

A corrente il se inverte e o capacitor se descarrega. O transistor é habilitado a conduzir. Quando  $v_c$  se anular, Di é polarizado diretamente e entra em condução junto com o transistor T, fechando o ciclo.



Figura 3.6. Etapa de operação 4. Corrente il positiva



Figura 3.7. Plano de fase

O plano de fase das variáveis de estado da estrutura é mostrado na figura 3.7. Os números dentro dos círculos indicam as etapas de operação.

As proporções deste plano estão em conformidade com a forma correta de operação do conversor, a qual implica nas mesmas restrições apresentadas no ítem 2.18 do capítulo anterior.

## 3.5. FORMAS DE ONDA

As formas de onda do conversor são apresentadas na figura 3.8.



Figura 3.8. Formas de onda

3.6. AS EQUAÇÕES DO CIRCUITO

As equações serão escritas conforme as referências do circuito da figura 3.9.



Figura 3.9. Referências adotadas para as variáveis de estado

Resolvendo as equações de tensão da malha correspondente a cada etapa de operação, chegamos as equações que descrevem o comportamento das variáveis de estado em função do tempo, as quais são apresentadas a seguir:

ETAPA 1: [0,t1]=Δt1

$$ii(t) = ii(0) + \frac{Ei-Eo}{L} t$$
 (3.1)

$$v_c(t) = 0$$
 (3.2)

## ETAPA 2: $[t_1, t_2] = \Delta t_2$

$$ii(t) = \frac{Ei-Eo}{Zn} \operatorname{sen}[\omega(t-t_1)] + ii(t_1) \cos[\omega(t-t_1)]$$
(3.3)

$$vc = Ei-Eo - (Ei-Eo) \cos[\omega(t-t_1)] + Z_n i_1(t_1) sen[\omega(t-t_1)]$$
(3.4)

## ETAPA 3: $[t_2, t_3] = \Delta t_3$

$$ii(t) = il(t_2) - \frac{E_0}{L} (t-t_2)$$
 (3.5)

$$v_{c}(t) = Ei$$
 (3.6)

## ETAPA 4: $[t_3, t_4] = \Delta t_4$

$$i_1(t) = -\frac{Eo}{Zn} \operatorname{sen}[\omega(t-t_3)]$$
(3.7)

$$v_{c} = Ei-Eo + Eo \cos[\omega(t-t_{3})]$$
(3.8)

#### 3.7. DETERMINAÇÃO DOS INTERVALOS DE TEMPO DE CADA ETAPA

Comparando as equações do circuito em questão, apresentadas no item anterior, com as equações do circuito do capítulo 2 (item 2.6), juntamente com os respectivos planos de fase, figuras 2.7 e 3.7, podemos ver que as etapas 2 e 3 são idênticas em ambos os circuitos. Assim os intervalos de tempo  $\Delta$ t2 e  $\Delta$ t3 para a estrutura sob análise neste capítulo (figura 3.1) serão dados pelas expressões (2.14) e (2.17), respectivamente.

 $\Delta t_4 = t_4 - t_3$ . Na equação (3.8):  $t = t_4$ ;  $v_c(t_4) = 0$ .

$$Ei-Eo + Eo \cos(\omega \Delta t_4) = 0$$

$$\cos(\omega \Delta t_4) = 1 - \frac{1}{\beta}$$
(3.9)

A equação (3.9) é idêntica à equação (2.18), mas o arco no qual estamos interessados é distinto em cada caso.

Existem infinitos arcos que satisfazem a equação (3.9). Mas através

do plano de fase (figura 3.7) podemos ver que só o arco compreendido entre  $\pi$  e  $2\pi$  nos interessa. Podemos escrever, então, que:

$$\omega \Delta t_4 = 2\pi - \arccos\left(1 - \frac{1}{\beta}\right);$$

considerando a função arc cos definida no intervalo  $[0,\pi]$ . Assim:

$$\Delta t_4 = \sqrt{LC} \left[ 2\pi - \arccos\left(1 - \frac{1}{\beta}\right) \right]$$
 (3.10)

1

 $\Delta t_1 = t_1$ . Na equação (3.1):  $t=t_1$ ;  $i_1(t_1)=IL_1$ .

$$IL_{1} = i_{1}(0) + \frac{Ei-Eo}{L} \Delta t_{1}$$
$$\Delta t_{1} = \frac{L}{Ei-Eo} (IL_{1} - i_{1}(0)) \qquad (3.11)$$

Mas 
$$i_1(0)=i_1(t_4)$$
, então, da equção (3.7):

.....

$$i_1(t_4) = -\frac{Eo}{Zn} sen(\omega \Delta t_4)$$

Como  $\omega \Delta t_4 > \pi$ , sen( $\omega \Delta t_4$ ) < 0, deste modo, podemos escrever que:

$$i_1(t_4) = \frac{E_0}{Z_n} \sqrt{1 - \cos^2(\omega \Delta t_4)}$$
 (3.12)

Substituindo (3.9) em (3.12):

$$i_1(0) = i_1(t_4) = \frac{E_0}{Z_n} \frac{\sqrt{2\beta - 1}}{\beta}$$
 (3.13)

.

Substituindo (3.13) em (3.11):

$$\Delta t_1 = \frac{\sqrt{LC}}{(1-\beta)} \left[ \alpha - \sqrt{2\beta-1} \right]$$
(3.14)

42

3.8. CÁLCULO DO PERÍODO DE OPERAÇÃO T

Como vimos, o período de operação da estrutura sob análise (figura 3.1) é composto de quatro etapas distintas. Os intervalos de tempo das etapas 2 e 3 são idênticos ao da estrutura analisada no capítulo 2; os das etapas 1 e 4 foram calculados no ítem anterior. Portanto, somando-se as parcelas definidas pelas expressões (3.14), (2.14), (2.17) e (3.10), temos:

$$T = \sqrt{LC} \left[ \frac{\alpha - \sqrt{2\beta - 1}}{1 - \beta} + \frac{(1 - \beta)\sqrt{1 - x^2} + \alpha x}{\beta} + \arctan(x) + 2\pi - \arccos(1 - \frac{1}{\beta}) \right]$$
(3.15)

## 3.9. RELAÇÃO DAS FREQÜÊNCIAS CHAVEAMENTO/RESSONÂNCIA

Substituindo a equação (3.15) na expressão (2.26) a qual define a relação da freqüência de chaveamento para a freqüência de ressonância, temos:

$$\frac{F_{s}}{F_{r}} = \frac{2\pi}{\frac{\alpha - \sqrt{2\beta - 1}}{1 - \beta} + \frac{(1 - \beta)\sqrt{1 - x^{2}} + \alpha x}{\beta} + \arccos(x) + 2\pi - \arccos(1 - 1/\beta)}$$
(3.16)

A figura 3.10 mostra o ábaco representativo da expressão (3.16), Fs/Fr versus  $\alpha$ , tendo  $\beta$  como parâmetro, sendo x definido no capítulo anterior pela equação (2.13).



Figura 3.10. Fs/Fr versus  $\alpha$ ,  $\beta$  como parâmetro

## 3.10. CÁLCULO DA CORRENTE MÉDIA DE SAÍDA Io

1

A corrente média de saída Io é dada pela seguinte expressão:

$$Io = \frac{1}{T} \left[ \int_{0}^{t_{1}} \left( i_{1}(0) + \frac{Ei-Eo}{L} t \right) dt + \int_{t_{1}}^{t_{2}} \left( \frac{Ei-Eo}{Zn} sen[\omega(t-t_{1})] + i_{1}(t_{1}) cos[\omega(t-t_{1})] \right) dt + \int_{t_{1}}^{t_{3}} \left( i_{1}(t_{2}) - \frac{Eo}{L} (t-t_{2}) \right) dt + \int_{t_{2}}^{t_{3}} \left( i_{1}(t_{2}) - \frac{Eo}{L} sen[\omega(t-t_{1})] dt + \int_{t_{2}}^{t} - \frac{Eo}{Zn} sen[\omega(t-t_{1})] dt \right]$$

$$(3.17)$$

Calculando as integrais, como feito para a expressão (2.28) no

capítulo 2, temos:

$$Io = \frac{Ei}{Zn} \frac{\sqrt{LC}}{2T} \left[ \frac{\alpha^2 - 2\beta + 1}{1 - \beta} + \frac{\left[ (1 - \beta)\sqrt{1 - x^2} + \alpha x \right]^2}{\beta} \right]$$
(3.18)

A corrente média de saída normalizada lo será:

$$Io = \frac{\sqrt{LC}}{2T} \left[ \frac{\alpha^2 - 2\beta + 1}{1 - \beta} + \frac{\left[ (1 - \beta)\sqrt{1 - x^2} + \alpha x \right]^2}{\beta} \right]$$
(3.19)

A expressão acima é idêntica à expressão para  $I_0^*$  do circuito analisado no capítulo 2 (equação 2.38). Mas para um dado  $\alpha \in \beta$ , o valor de  $I_0^*$ será distinto em cada caso, pois o período T é diferente.

## 3.11. CÁLCULO DA POTÊNCIA DE SAÍDA NORMALIZADA PO



Figura 3.11. Po versus  $\alpha$ ,  $\beta$  como parâmetro

Usando (2.26), (2.39) e (3.19), a potência de saída normalizada Po será:

$$P_{0}^{*} = \frac{\beta}{4\pi} \frac{F_{s}}{F_{r}} \left[ \frac{\alpha^{2} - 2\beta + 1}{1 - \beta} + \frac{\left[ (1 - \beta)\sqrt{1 - x^{2}} + \alpha x \right]^{2}}{\beta} \right]$$
(3.20)

Analogamente, como mencionado no ítem anterior, a expressão para Po é idêntica a expressão (2.40) do capítulo 2, mas vale lembrar que para a expressão (3.20), a relação  $F_s/F_r$  é dada pela equação (3.16).

- A figura 3.11 mostra o ábaco correspondente a expressão (3.20), Po versus  $\alpha$ , tendo B como parâmetro. Fs/Fr e x são definidos por (3.16) e (2.13), respectivamente.

#### 3.12. CARACTERÍSTICA DE SAÍDA

A figura 3.12 mostra a característica de saída do conversor, obtida através das expressões (3.19) e (3.15).



Figura 3.12. Característica de saída

## 3.13. CORRENTE MÉDIA NORMALIZADA NO TRANSISTOR ITHD

O transistor conduz somente durante a etapa 1 (ver formas de onda), então, a corrente média no transistor será:

ITMD = 
$$\frac{1}{T} \int_{0}^{\Delta t_1} \left( i_1(0) + \frac{Ei-Eo}{L} t \right) dt$$

Desenvolvendo a expressão acima de maneira semelhante ao cálculo de corrente média do capítulo anterior, temos a equação para a corrente média normalizada no transistor ITMD:

$$I_{TMD} = \frac{1}{2\pi} \frac{F_{s}}{F_{r}} \frac{\alpha - \sqrt{2\beta - 1}}{1 - \beta} \left\{ \sqrt{2\beta - 1} + \alpha/2 \right\}$$
(3.21)

O ábaco referente à expressão (3.21) é apresentado na figura (3.13).



Figura 3.13. ITMD versus  $\alpha$ ,  $\beta$  como parâmetro

# 3.14 CORRENTE RMS NORMALIZADA NO TRANSISTOR ITRMS

A corrente RMS no transistor é definida como:

$$I_{\text{TRMS}} = \left[ \frac{1}{T} \int_{0}^{\Delta t_{1}} \left[ i_{1}(0) + \frac{\text{Ei-Eo}}{L} t \right]^{2} dt \right]^{1/2}$$

Desenvolvendo a expressão acima chegamos na equação para a corrente RMS normalizada no transistor, equação (3.22), cujo ábaco representativo é mostrado na figura 3.14.

$$I_{\text{TRMS}} = \sqrt{\frac{1}{2\pi} \frac{F_{\text{s}}}{F_{\text{r}}} \frac{\alpha - \sqrt{2\beta - 1}}{1 - \beta}} \left[ \frac{\alpha^2}{3} + \alpha \sqrt{2\beta - 1} + 2\beta - 1 \right]} \quad (3.22)$$



Figura 3.14. ITRMS versus  $\alpha$ ,  $\beta$  como parâmetro

## 3.15. CORRENTE MÉDIA NORMALIZADA NO DIODO D1

É idêntica à corrente média normalizada no transistor (equação 3.21).

## 3.16. CORRENTE RMS NORMALIZADA NO DIODO D1

É idêntica à corrente RMS normalizada no transistor (equação 3.22).

## 3.17. CORRENTE MÉDIA NORMALIZADA NO DIODO D2

O cálculo para a corrente média no diodo D2 é idêntico ao cálculo realizado no capítulo 2, ítem 2.16, assim:

$$I_{D2MD} = \frac{1}{4\pi\beta} \frac{F_s}{F_r} \left[ (1-\beta) \sqrt{1-x^2} + \alpha x \right]^2 \qquad (3.23)$$

Mas para o circuito em questão  $F_s/F_r$  é dado pela expressão (3.16), desse modo, para um dado  $\alpha$  e  $\beta$ , teremos valores distintos de ID2MD. O ábaco que representa a expressão (3.23) com  $F_s/F_r$  definido por (3.16) é mostrado na figura 3.15.



Figura 3.15. ID2MD versus  $\alpha$ ,  $\beta$  como parâmetro

## 3.18. CORRENTE RMS NORMALIZADA NO DIODO D2

Como no ítem anterior, o cálculo para a corrente RMS no diodo D2 é idêntico ao realizado no ítem 2.17, portanto:

$$I_{D2RMS} = \sqrt{\frac{1}{6\pi\beta} \frac{F_s}{F_r}} \left[ (1-\beta) \sqrt{1-x^2} + \alpha x \right]^3 \qquad (3.24)$$

Também neste caso, a relação Fs/Fr será dada pela expressão (3.16). O respectivo ábaco é apresentado na figura 3.16.



Figura 3.16. Idzrms versus  $\alpha$ ,  $\beta$  como parâmetro

## 3.19. RESTRIÇÕES DE OPERAÇÃO

São as mesmas apresentadas no ítem 2.18 (ver planos de fase, figuras 2.7 e 3.7).

3.20. DEMAIS ESTRUTURAS COM CHAVE BIDIRECIONAL EM TENSÃO

A figura 3.17 mostra as demais estruturas com chave bidirecional em tensão e seus planos de fase correspondentes.

Os resultados obtidos neste capítulo para a estrutura da figura 3.1 São válidos também para as estruturas da figura 3.17.



Figura 3.17. Demais estruturas com chave bidirecional em tensão

## 3.21. CONCLUSÃO

Da mesma forma que as estruturas analisadas no capítulo 2, os SRCs buck com chave bidirecional em tensão podem ser operados, tal que a perda de comutação seja nula (técnica ZVS); implicando em restrições aos valores de  $\alpha$  e  $\beta$ .

Também neste caso, observando a figura 3.11, podemos ver que a potência média de saída pode ser controlada através do controle do extremo de corrente na chave.

#### Capítulo 4

## METODOLOGIA DE PROJETO

#### 4.1. INTRODUÇÃO

Neste capítulo será apresentada uma metodologia de projeto para os SRCs buck. Tal metodologia é composta de uma seqüência de passos que permitem a obtenção do projeto de uma maneira rápida e simples.

#### 4.2. METODOLOGIA DE PROJETO

4.2.1. Dados de projeto

- Tensão de entrada: Ei
- Tensão de saída: Eo
- Potência mínima de saída: Pmin
- Potência máxima de saída: Pmax
- Freqüência máxima de chaveamento: Fsmax
- $-\beta = \frac{\text{Ei}}{\text{Eo}}$

4.2.2. Determinação de L e C

Os cálculos para a determinação de L e C são realizados sob a condição de potência mínima de saída, ou seja, máxima freqüência de chaveamento.

#### Passo 1

Devemos adotar uma relação Fsmax/Fr, com o seguinte critério: com uma baixa relação Fsmax/Fr teremos uma elevada impedância característica. O indutor será de valor elevado, portanto, de maiores dimensões. A capacitância será pequena, às vezes, menor que a capacitância parasita da chave que se pretende empregar, inviabilizando o projeto. A freqüência de chaveamento para a potência máxima de saída será reduzida, comprometendo a filtragem. Em contra partida, os picos de corrente na chave serão reduzidos.

Uma elevada relação Fsmax/Fr elimina as desvantagens apresentadas anteriormente, mas conduz a elevados picos de corrente na chave. Portanto, neste caso, há um compromisso que deve ser considerado.

Adotada a relação Fsmax/Fr, determinamos a freqüência de ressonância Fr e, por conseguinte, determinamos o produto LC:

$$LC = \frac{1}{(2\pi Fr)^2}$$
(4.1)

#### Passo 2

Com a relação Fsmax/Fr e  $\beta$ , entramos no ábaco Fs/Fr versus  $\alpha$  e determinamos  $\alpha$ .

#### Passo 3

Com  $\alpha$  e  $\beta$  entramos no ábaco Potência normalizada de saída versus  $\alpha$  e determinamos Po.

#### Passo 4

Com Po determinamos a impedância característica Zn:

$$Z_n = \frac{\frac{Po Ei^2}{Pmin}}{Pmin}$$
(4.2)

#### Passo 5

Com Zn e o produto LC determinamos os valores de L e C.

4.2.3. Determinação da freqüência sob potência máxima

A potência máxima de saída normalizada será:

$$Pmax = \frac{Pmax}{Ps}$$
(4.3)

Com Pmax e  $\beta$ , através do ábaco Po versus  $\alpha$ , determinamos  $\alpha$  para a máxima potência de saída.

Com  $\alpha$  e  $\beta$ , através do ábaco Fs/Fr versus  $\alpha$ , determinamos a relação Fs/Fr e consequentemente a freqüência de chaveamento Fs para a potência máxima de saída.

#### 4.2.4. Correntes máximas nos semicondutores

Com o valor de  $\beta$  e o valor de  $\alpha$  correspondente à potência máxima de saída, determinamos as correntes média e eficaz no transistor e no diodo Dz, através dos ábacos correspondentes. As correntes de pico nos mesmos são determinadas respectivamente pela definição de  $\alpha$  e pela expressão (2.16).

Para o caso das estruturas com chave bidirecional em corrente, as correntes média e eficaz no diodo D1 são máximas para  $\alpha$  correspondente à potência mínima de saída, pois os pulsos de corrente no diodo são idênticos independente de  $\alpha$  (ver plano de fase - figura 2.7 - etapa 5). As correntes média e eficaz aumentam, então, em função do aumento da freqüência. Desta forma as correntes no diodo D1 são determinadas nos respectivos ábacos, a partir de  $\beta$  e  $\alpha$  correspondente à máxima freqüência de chaveamento e mínima potência de saída. A corrente de pico no diodo D1 é dada pela expressão (2.22).

Para as estruturas com chave bidirecional em tensão, as correntes no diodo D1 são as mesmas para o transistor.

## 4.3. EXEMPLO DE PROJETO

#### 4.3.1 Dados de projeto

Condiderando um SRC buck, com chave bidirecional em corrente, com os

Ei = 24V; Eo = 18V; Pmin = 5W; Pmax = 50W; Fsmax = 1MHz;  $\beta = \frac{Eo}{Ei} = 0.75.$ 

4.3.2. Determinação de L e C

Passo 1

Adotando Fsmax/Fr = 0.6, temos:

$$LC = \frac{-1}{(2\pi \ 10^6/0.6)^2} = 9.12 \times 10^{-15} \text{ s}^{-2}$$

Passo 2

 $Fsmax/Fr = 0.6; \ \beta = 0.75; \ então \ do \ ábaco \ Fs/Fr \ versus \ \alpha \ (fig. \ 2.11)$  temos que  $\alpha = 0.94.$ 

#### Passo 3

 $\alpha = 0.94; \beta = 0.75;$  então do ábaco Po versus  $\alpha$  (fig. 2.12) temos que Po = 0.07.

Passo 4

$$Z_n = \frac{\Pr_{o}^* Ei^2}{\Pr_{in}} = 8.52\Omega$$

Passo 5

$$Z_n = \sqrt{\frac{L}{C}} = 8.52\Omega$$
; LC = 9.12 x 10<sup>-15</sup> s<sup>-2</sup>; então:  
L = 0.81 µH  
C = 1.12 ηF

4.3.3. Determinação da freqüência sob potência máxima

$$P_{max}^{*} = \frac{P_{max}}{Ei^{2}/Z_{n}} = \frac{50}{24^{2}/8.52} = 0.74$$

Com Pmax = 0.74 e  $\beta$  = 0.75, através do ábaco Po versus  $\alpha$  (fig. 2.12) temos que  $\alpha$  = 2.81.

Para  $\alpha$  = 2.81 e  $\beta$  = 0.75, do ábaco Fs/Fr versus  $\alpha$ , temos que Fs/Fr=0.31. Então a freqüência de chaveamento para a máxima potência de saída será:

$$F_{s} = 0.52 \text{ MHz}$$

4.3.4. Correntes máximas nos semicondutores

Transistor: 
$$ITpico = 7.92 \text{ A}$$
  
 $ITMD = 2.23 \text{ A}$   
 $ITRMS = 2.69 \text{ A}$   
Diodo D1:  $ID1pico = 1.99 \text{ A}$   
 $ID1MD = 0.27 \text{ A}$   
 $ID1RMS = 0.6 \text{ A}$   
Diodo D2:  $ID2pico = 7.66 \text{ A}$   
 $ID2MD = 0.70 \text{ A}$ 

ID2RMS = 1.89 A

4.4 CONCLUSÃO

Com a metodologia proposta neste capítulo é possível se projetar facilmente um SRC buck.

Os valores de corrente encontrados contribuem na especificação dos semicondutores de potência.

Vale lembrar que a palavra final nas especificações dos componentes 'deve levar em consideração uma análise dos parâmetros parasitas do circuito, os quais modificam os limites das especificações; como será visto oportunamente.

Os cálculos do exemplo de projeto foram realizados com precisão superior a apresentada, através de um programa de computador envolvendo as expressões correspondentes aos ábacos. Para projetos simplificados através dos ábacos, convém expandi-los próximo à faixa de operação na qual se deseja trabalhar.

## Capítulo 5

#### SIMULAÇÃO

## 5.1. INTRODUÇÃO

Neste capítulo serão apresentados os resultados de simulação em computador digital para o SRC buck projetado no ítem 4.3 do capítulo anterior.

Em virtude das distorções apresentadas nos sinais obtidos nas primeiras experimentações em relação aos resultados dessas simulações, foram também realizadas simulações considerando os parâmetros parasitas do circuito, as quais são apresentadas na seqüência.

#### 5.2. O CIRCUITO SIMULADO

O circuito simulado é mostrado na figura 5.1.



Figura 5.1. O circuito simulado

A fonte Eo é constituída pelo capacitor Co e pelo resistor Ro. O resistor Ro dissipa a potência máxima (50W) na tensão Eo de projeto (18V).

## 5.3. RESULTADOS DA SIMULAÇÃO

A figura 5.2 mostra os resultados da simulação para o circuito da figura 5.1, projetado no ítem 4.3 do capítulo anterior, sob a condição de máxima potência de saída.





Figura 5.2. Resultados da simulação do circuito da fig. 5.1
#### 5.4. O CIRCUITO SIMULADO COM COMPONENTES PARASITAS

A figura 5.3 apresenta o circuito simulado considerando os componentes parasitas. As indutâncias parasitas Lp1 e Lp2 foram estimadas em função do comprimento das trilhas e dos jump's colocados para amostragem com sonda de corrente. As capacitâncias parasitas do MOSFET (Ct) e do diodo (Cd) e a resistência do capacitor de saida Rc foram determinadas segundo valores típicos de catálogo.



Figura 5.3. O circuito simulado com componentes parasitas

O circuito da figura 5.3 é uma tentativa de se representar com relativa fidelidade o circuito real do conversor, visto que os resultados obtidos nas primeiras experiências divergem dos resultados de simulação do circuito da figura 5.1.

## 5.5. RESULTADO DA SIMULAÇÃO COM COMPONENTES PARASITAS

Os resultados obtidos para a simulação do circuito da figura 5.3 são apresentados na figura 5.4.

A corrente no MOSFET apresentada inclui sua própria corrente, a

corrente no diodo D1 (no caso o diodo intrínseco do MOSFET) e a corrente no capacitor parasita Ct, ou seja, é a corrente no indutor parasita Lp1, o qual corresponde ao jump usado para a amostragem da corrente do MOSFET na montagem prática. Do mesmo modo, a corrente do diodo D2 apresentada é equivalente à corrente no indutor parasita Lp2.





••

Figura 5.4. Resultados da simulação do circuito da fig. 5.3

#### 5.6. CONCLUSÃO

Os resultados de simulação da figura 5.2 confirmam os cálculos realizados no ítem 4.3 do capítulo anterior, quanto à tensão de saída, picos de corrente nos semicondutores, freqüência de operação para a máxima potência de saída. As formas de onda obtidas estão de acordo com aquelas apresentadas na análise teórica (figura 2.8). Nestas, a comutação não-dissipativa é confirmada.

Os resultados mostrados na figura 5.4 evidenciam a importância dos componentes parasitas no comportamento do circuito. Por exemplo, verificamos picos de tensão no MOSFET superiores a duas vezes a máxima tensão obtida negligenciando os componentes parasitas. Isto mostra que devemos dar uma atenção especial a tais componentes tanto na especificação de semicondutores e capacitores, quanto na confecção do lay-out do circuito.

Podemos verificar também na figura 5.4, a presença de algumas oscilações amortecidas nos sinais (na simulação os semicondutores possuem uma resistência de condução de  $0.1\Omega$ ). Estas constituem um despropósito que num circuito real levariam a pequenas perdas na resistência distribuida através da malha correspondente.

### Capítulo 6

## O CIRCUITO IMPLEMENTADO

#### 6.1. INTRODUÇÃO

Dentre as estruturas dos SRCs do tipo buck, a estrutura com chave bidirecional em corrente apresentada no capítulo 2 (figura 2.1) foi escolhida para implementação prática. Desse modo o diodo D1 seria o próprio diodo intrínseco do MOSFET a ser utilizado, evitando-se a inserção de mais um diodo no circuito, no caso da chave bidirecional em tensão.

O projeto do circuito é aquele mostrado no exemplo do capítulo 4 (ítem 4.3). Como a finalidade do circuito é apenas a comprovação prática do estudo teórico realizado, a justificativa para tais dados de projeto é simplesmente que os mesmos se enquadram nas possibilidades do laboratório.

A tensão de entrada do conversor foi obtida através de uma fonte de tensão contínua estabilizada externa, assim como a alimentação dos circuitos de comando.

## 6.2. CAPACITOR DE SAIDA Co

Para cálculo do capacitor de saída Co será considerado que toda componente alternada da corrente in circula pelo mesmo, enquanto a componente contínua circula pelo resistor de carga  $R_0$ . Deste modo, considerando ainda apenas o componente fundamental, podemos dizer que:

$$i_{co} = \frac{\Delta i_1}{2} \operatorname{sen}(2\pi F_s t)$$
 (6.1)

Então:

$$v_{co} = \frac{1}{C_o} \int i_{co} dt = \frac{\Delta i_1}{2C_o} \int sen(2\pi F_s t) dt$$

$$v_{co} = \frac{\Delta i}{4\pi F_{s}C_{o}} \cos(2\pi F_{s} t)$$
 (6.2)

Assim, o ripple presente na tensão de saída Avco será:

$$\frac{\Delta v_{co}}{2} = \frac{\Delta i}{4\pi F_{s}C_{o}}$$
(6.3)

Da expressão (6.3) determinamos o capacitor Co:

$$C_{o} = \frac{\Delta i_{1}}{2\pi F_{s} \Delta v_{co}}$$
(6.4)

O valor de  $\Delta ii = ILmax - ILmin$ , pode ser calculado como segue. Observando o plano de fase (figura 2.7) podemos extrair as seguintes relações:

$$ILmin = -\frac{Eo}{Zn}$$
(6.5)

$$I_{Lmax} = \frac{\sqrt{Eo^2 + Zn^2 I_{L1}^2}}{Zn}$$
(6.6)

Utilizando os valores do projeto estabelecidos no ítem 4.3 para a máxima potência de saída, juntamente com as equações (6.4), (6.5) e (6.6), e considerando um ripple de 1% da tensão de saída, o capacitor Co será de aproximadamente 17.5 $\mu$ F. Como os capacitores de polipropileno disponíveis (menor resistência série equivalente) possuem baixos valores de capacitância, seria necessária uma grande associação paralela dos mesmos para compor Co (grande volume). Assim, optou-se pelo uso de um capacitor eletrolítico HFC de 470 $\mu$ F/40v, com pequenos capacitores de polipropileno em paralelo, visando diminuir a resitência série equivalente.

66

I

Inicialmente devemos determinar a bitola do fio a ser usado na confecção do indutor. Para isto, devemos calcular a corrente RMS que circula pelo mesmo.

Em todas as etapas de operação, a corrente de algum semicondutor, ou a corrente do capacitor ressonante está presente no indutor. Assim, podemos dizer que a corrente RMS do indutor é definida como:

$$ILRMS = \sqrt{ITRMS^2 + IDIRMS^2 + ID2RMS^2 + ICRMS^2}$$
(6.7)

As correntes RMS dos semicondutores já foram determinadas no capítulô 2. Basta determinar a corrente RMS no capacitor ressonante, a qual é definida sendo:

$$I_{CRMS} = \left[ \frac{1}{T} \int_{0}^{\Delta t_{2}} \left[ \frac{E_{1}-E_{0}}{Z_{n}} \operatorname{sen}(\omega t) + \operatorname{IL}_{1} \cos(\omega t) \right]^{2} dt + \int_{0}^{\Delta t_{4}} \left[ \frac{E_{0}}{Z_{n}} \operatorname{sen}(\omega t) \right]^{2} dt \right]^{1/2}$$

$$(6.8)$$

Calculando as integrais e parametrizando em função de  $\alpha$  e  $\beta$ , temos:

$$I_{CRMS} = \frac{Ei}{2n} \left[ \frac{1}{4\pi} \frac{F_s}{F_r} \left[ \left( \alpha^2 + (1-\beta)^2 \right) \arccos(x) + \left( \alpha^2 - (1-\beta)^2 \right) x \sqrt{1-x^2} + 2\alpha(1-\beta)(1-x^2) + \beta^2 \arccos\left( 1 - \frac{1}{\beta} \right) + (1-\beta) \sqrt{2\beta-1} \right] \right]^{1/2}$$
(6.9)

O número de espiras de um indutor cilíndrico, ou solenóide, de comprimento elevado é definido pela seguinte equação:

$$N = \frac{L d}{\mu S}$$
(6.10)

onde:

L = indutância (H);

- d = diâmetro do condutor (m);
- S = seção transversal do núcleo (m<sup>2</sup>);
- $\mu$  = permeabilidade do meio (H/m, núcleo de ar:  $\mu = \mu_0$ ).

Sob condições de potência máxima, a corrente ILRMS é aproximadamente 3.56 A. Considerando uma densidade de corrente de 2 A/mm<sup>2</sup>, a seção do condutor a ser utilizado é de 2.09  $mm^{2}(14 \text{ AWG})$ .

Adotando um núcleo de ar de 8.1 mm de diâmetro e considerando que o diâmetro do condutor escolhido é de 1.63 mm, o indutor ressonante de 0.81  $\mu$ H terá aproximadamente 20 espiras pelo cálculo através da expressão (6.10). Na prática, foram acrescentadas ainda mais duas espiras para ajuste do valor da indutância, pois a expressão (6.10) é definida para um indutor longo, ainda que a pequena seção transversal utilizada tenha elevado o comprimento do indutor.

#### 6.4. SEMICONDUTORES

O MOSFET de potência utilizado foi o BUZ24. Sua tensão dreno-fonte máxima é 100v, suficiente para suportar os picos de tensão devido aos componentes parasitas. Sua capacidade de corrente (corrente continua de dreno = 32A) excede enormente as necessidades do conversor, mas sua baixa resistência dreno-fonte em condução  $(0.06\Omega)$  permite a minimização das perdas de condução.

A capacitância de saída típica do MOSFET é de  $0.8\eta F$  (capacitância de saída máxima =  $1.2\eta F$ ), a qual, juntamente com um capacitor de polipropileno de 10 $\eta F$  em paralelo, compoem o capacitor ressonante.

O diodo D1 é o próprio diodo intrínseco do MOSFET.

Afim de unificar as referências da tensão de entrada e da tensão de gate, a posição do MOSFET foi alterada em relação à posição nos circuitos apresentados até este ponto, como pode ser visto no item 6.7.

O diodo D2 utilizado foi o MUR1520. O MUR1520 é um diodo ultrarápido de 15A/200v.

6.5. O SISTEMA DE CONTROLE

6.5.1. Princípio de controle



Figura 6.1. Diagrama de controle

Como vimos no capítulo 2, a potência média de saída do conversor é

função de  $\alpha$  ( $\alpha$ =Zn IL1/Ei). Deste modo o controle do fluxo de potência da entrada para a saída será feito controlando-se o pico de corrente na chave (IL1).

O princípio de controle é ilustrado na figura 6.1. A tensão de saída é comparada com um valor de referência, gerando um erro, o qual através do circuito de regulação define o valor do pico de corrente que deve ser imposto na chave para manter a regulação da tensão de saída.

6.5.2. Circuito de comamdo e de partida

O circuito de comando é composto basicamente de um comparador de tensão, um comparador de corrente e um estágio de ataque ao gate do MOSFET.

A abertura do MOSFET é comandada pela atuação do comparador de corrente, o qual inibe o sinal de gate quando a corrente no MOSFET ultrapassa um valor de referência de corrente. Para evitar falha no comando devido ao tempo de atraso do comparador, a corrente amostrada para a comparação é a corrente do indutor, a qual decai atrasada no tempo em relação à corrente do MOSFET, evitando-se a mudança do sinal de saída do comparador com o decaimento da corrente em conseqüência da abertura do MOSFET. Ainda no sentido de assegurar o funcionamento correto do comando, é implementada uma histerese no comparador de corrente, a qual só permite a habilitação da chave para a condução após a anulação da corrente do indutor.

O MOSFET é habilitado a conduzir através do comparador de tensão, o qual ativa o sinal de gate quando a tensão no MOSFET se anula (na prática quando a tensão no MOSFET decai abaixo de 2.7 v, aproximadamente).

A atuação dos comparadores é mais facilmente elucidada através da figura 6.2, a qual mostra o sincronismo entre os sinais.

Durante os instantes iniciais do transitório de partida do conversor, o comando não atua satisfatoriamente. O transformador de corrente

utilizado para amostragem da corrente do indutor não responde adequadamente à pequena derivada de corrente imposta pela pequena tensão de entrada. Como o comando não tem acesso ao componente contínuo da corrente do indutor, pode ocorrer uma sobrecorrente na chave. Além disso, o conversor pode operar sob um  $\beta$  que não permita a anulação da tensão na chave, então, o comparador de tensão não mais habilitaria a chave para conduzir e a operação do conversor seria paralizada. Para resolver estes problemas, existe um circuito de partida.



Figura 6.2. Sinais de comando

O circuito de partida é composto de um oscilador e um comparador de tensão. Desse modo o conversor parte com freqüência imposta de 600 kHz. Quando a tensão de entrada atinge aproximadamente 19.8 v, o comparador de tensão do circuito de partida desativa o oscilador, e o circuito de comando assume o controle da estrutura.

6.5.3. Função de transferência e regulação

O SRC buck pode ser representado pelo circuito equivalente mostrado na figura 6.3.



Figura 6.3. Circuito equivalente

Segue que a função de transferência do sistema da figura acima é:

$$\frac{\text{Eo(s)}}{\text{Io(s)}} = \frac{\text{Ro}}{1 + \text{RoCos}}$$
(6.11)

Podemos representar aproximadamente as curvas da figura 2.12, \* Poversus α, pela seguinteexpressão:

$$P_{0}^{*} = \frac{1}{2} \beta(\alpha - 1) + \frac{1}{20}$$
 (6.12)

Considerando que  $Po = \beta Io/Is$ 

$$Io = \frac{IL_1}{2} - \frac{Is}{2} + \frac{Is}{20\beta}$$
 (6.13)

Considerando pequenas variações de  $\Delta$ Io e  $\Delta$ IL1 em torno de um ponto

de operação do conversor, podemos dizer que:

1

$$\Delta Io = \frac{1}{2} \Delta IL_1 \tag{6.14}$$

Então, a função de transferência do conversor para pequenas variações em torno de um ponto de operação é:

$$\frac{\Delta \text{Eo(s)}}{\Delta \text{IL1(s)}} = \frac{\text{Ro}/2}{1 + \text{RoCos}}$$
(6.15)

Para a regulação da tensão de saída do conversor será utilizado um controlador proporcional integral cuja função de transferência é definida abaixo:

$$R(s) = \frac{As + B}{s}$$
(6.16)

A figura 6.4 mostra o diagrama de bloco do sistema em malha fechada a ser considerado para cálculo do controlador.



Figura 6.4. Diagrama de bloco do sistema

K1 representa o ganho obtido através do isolador ótico e do circuito

de comando.

O ganho Kz representa um divisor de tensão utilizado na amostragem da tensão de saída.

A função de transferência de malha fechada do sistema da figura 6.4 será:

$$\frac{\Delta \text{Eo(s)}}{\Delta \text{Eref(s)}} = \frac{K_1(\text{As+B})/2\text{Co}}{s^2 + \frac{K_1K_2\text{RoA+2}}{2\text{RoCo}} + \frac{K_1K_2\text{B}}{2\text{Co}}}$$
(6.17)

Considerando um tempo de acomodação t<sub>s</sub>=0.5ms e um amortecimento  $\zeta$ =0.7 na resposta a um degrau na entrada do sistema da figura 6.4, temos:

$$\omega_{\rm n} = \frac{4}{\mathrm{ts}\zeta} \tag{6.18}$$

$$\omega_{\rm n}^2 = \frac{K_1 K_2 B}{2 C_0} \tag{6.19}$$

$$2\zeta\omega_{\rm n} = \frac{K_1K_2R_0A+2}{2R_0C_0}$$
(6.20)

sendo Ro=6.48 $\Omega$  (carga nominal), K1=9.5 e K2=1/3, determinamos:

A = 4.65 B = 38827.4

O circuito do controlador é apresentado na figura 6.5. Sua função de transferência é:

$$\frac{\Delta V_R}{\Delta Eref - \Delta Eo'} = \frac{\frac{R_2}{R_1}s + \frac{1}{R_1C}}{s}$$
(6.21)

onde: 
$$A = \frac{R_1}{R^2}$$
,  $B = \frac{1}{R1C}$ 

## Portanto, Ri=100k $\Omega$ , R2=470k $\Omega$ e C=270pF.



Figura 6.5. Controlador

6.6. PROTEÇÃO

Como o controle do conversor é feito pelo controle do extremo de corrente na chave, este está automaticamente protegido contra curto-circuito na saída. Analisando o circuito do SRC em questão, juntamente com seu plano de fase , veremos que um curto-circuito na saída, independente da etapa em que ocorra, impedirá uma posterior anulação da tensão do capacitor ressonante, impedindo a condução da chave. Neste caso, a operação do conversor será paralisada.

A proteção contra sobretensão na saída pode ser feita pelo circuito mostrado na figura 6.6.

Conectado ao barramento de saída, o circuito da figura 6.6 curto-circuitará a saída toda vez que sua tensão atingir um valor limite determinado pelos resistores R1 e R2:

$$V_{limite} = \left(1 + \frac{R_1}{R_2}\right) \times 2.5 v \qquad (6.22)$$

Ocorrido o curto-circuito, a operação do conversor será paralisada, como mencionado anteriormente.



Figura 6.6. Circuito de proteção contra sobretensão

## 6.7. DIAGRAMAS ELÉTRICOS

l

As figuras 6.7 e 6.8 apresentam respectivamente os circuitos de potência e de controle do conversor implementados.

O capacitor Cs, do circuito de potência, é uma associação paralela de 4 capacitores de polipropileno,  $1\mu$ F, 0.68 $\mu$ F e dois de 0.56 $\mu$ F.



Figura 6.7. Circuito de potência



- - Arr \* ----

Figura 6.8. Circuito de controle

6.8. CONCLUSÃO

Apesar de sua simplicidade de operação, o circuito decomando torna-se volumoso, levando-se em conta o circuito de potência, devido ao uso de tantos componentes discretos.

Devido ao atraso dos comparadores utilizados, o circuito de comando implementado é desaconselhável para freqüências superiores a 1MHz.

### Capítulo 7

## RESULTADOS EXPERIMENTAIS

#### 7.1. INTRODUÇÃO

٦.

Neste capítulo serão apresentados os resultados experimentais dos ensaios realizados com a montagem prática definida no capítulo anterior, seguidos de comentários pertinentes aos mesmos. Estes incluem curvas experimentais e fotografias dos sinais de interesse do conversor em regime permanente e sob condição transitória.

#### 7.2. CURVAS EXPERIMENTAIS

A figura 7.1 mostra o rendimento da estrutura em função da potência média de saída para três valores distintos de  $\beta$ .

O conversor opera em malha fechada sob variação de carga. O rendimento apresentado é especificamente do conversor, não incluindo as perdas na fonte de entrada, fonte auxiliar e circuitos de comando.

Observando a figura 7.1, podemos concluir que a elevação de  $\beta$  eleva o rendimento da estrutura, como não podia deixar de ser. Um  $\beta$  maior significa, para uma dada potência, menor corrente média de saída, menor pico de corrente na chave, redução das perdas de condução. Mas a conclusão mais importante das figura 7.1 é que as perdas de comutação foram amenizadas, a estrutura apresenta alto rendimento, mas não foram eliminadas, pois a elevação da freqüência (diminuição da potência média de saída) implica na redução do rendimento.



Figura 7.1.  $\eta$  versus Po

A figura 7.2. apresenta a variação da relação da freqüência de chaveamento para a freqüência de ressonância em função de  $\alpha$ . O conversor opera em malha fechada, ou seja,  $\beta$  fixo. A variação da carga leva à variação de  $\alpha$  e conseqüentemente da freqüência de chaveamento.



Figura 7.2.  $\frac{F_s}{F_r}$  versus  $\alpha$ ,  $\beta$  como parâmetro

Comparando a figura 7.2 (curva prática) com a figura 2.11 (curva teórica), podemos verificar uma relação muito próxima entre as mesmas, ou seja, prática comprovando teoria.

A figura 7.3 mostra a característica de saída prática do conversor, isto é,  $\beta$  versus Io, tendo IL1 como parâmetro. Neste caso, o conversor opera em malha aberta com a referência do comparador de corrente mantida fixa e variando-se a resistência de carga.

Em valores absolutos, convertendo-se às mesmas grandezas, as curvas da figura 7.3 apresentam relativa distorção em comparação com as curvas da figura 2.13 (característica de saída teórica), mas em linhas gerais, elas demonstram uma mesma tendência no comportamento do conversor.



Figura 7.3. ß versus Io, IL1 como parâmetro

# 7.3. FORMAS DE ONDA - REGIME PERMANENTE

A figura 7.4 mostra a fotografia da corrente e tensão no MOSFET para  $\beta$ =0.75 e Io=2A. A escala de corrente é de 2A/V.



VT - 10V/DIV iT - 2A/DIV t - 200nS/DIV

Figura 7.4. Tensão (vr) e corrente (ir) no MOSFET

Comparando os sinais mostrados na figura 7.4 com asrespectivas curvas da figura 5.4, podemos verificar uma semelhança considerável, comprovando a interferência dos componentes parasitas do circuito em seu comportamento, numa proporção e configuração topológica próximas do modelo simulado no capítulo 5 (figura 5.3).

Ainda em relação a figura 7.4, constatamos a existência de uma pequena área indicando o produto tensão-corrente no MOSFET não nulo durante o bloqueio. Vale salientar que a corrente apresentada inclui a corrente na capacitância parasita do MOSFET, como mencionado no capítulo 5, sendo impossível excluí-la numa amostragem prática. Desse modo, tudo leva a crer que a área de perdas real no MOSFET é menor do que a verificada na figura 7.4.

Os sinais de gate do MOSFET, saída do comparador de corrente e saída do comparador de tensão são mostrados na figura 7.5.



10V/DIV t - 500nS/DIV 8:

Figura 7.5. Sinais de comando 1 Gate do MOSFET 2 Saída comp. corrente 3 Saída comp. tensão

Como dito, o MOSFET conduz quando a saída dos dois comparadores estão em alto. Observando o sinal de gate, verificamos a mudança de nível em forma exponencial, indicando a carga e descarga da capacitância de gate do MOSFET. A figura 7.6 mostra a tensão e corrente no diodo de saída (D2). Abaixo, na mesma figura, é mostrado o detalhe da comutação do diodo, ampliando-se a escala de tempo de 500ns/DIV para 100ns/DIV. A escala de corrente é de 2A/V.



VD2 - 10V/DIV iD2 - 2A/DIV t - 500nS/DIV

Figura 7.6. Tensão (VD2) e corrente (iD2) no diodo D2 Abaixo detalhe da comutação - 100ns/DIV

Comparando a figura 7.6 com os sinais correspondentes na figura 5.4, desprezados os ruídos de alta freqüência, podemos verificar uma relativa conformidade entre os sinais, comprovando uma parcial fidelidade do modelo simulado no capítulo 5 para com o circuito real.

A figura 7.7 mostra a tensão de saída do conversor para quase três ciclos de chaveamento.

Podemos ver que a tensão de saída possui ruídos significativos de alta freqüência. Estes não são produzidos diretamente pelo chaveamento do conversor, pois os mesmos se encontram numa freqüência muito acima da freqüência de operação. Constituem, portanto, oscilações parasitas não detectadas pelo modelo de simulação considerado no capítulo 5. As regiões onde se encontram as oscilações de maior amplitude estão em fase com o intervalo de tempo em que o MOSFET se encontra bloqueado. Todas as fotografias aprersentadas neste item se encontram numa mesma condição de operação do conversor.



100mV/DIV t - 500nS/DIV

Figura 7.7. Tensão de saída

7.4. FORMAS DE ONDA - TRANSITÓRIO

A figura 7.8 mostra os transitórios da tensão de saída e tensão de referência de corrente para a elevação e redução de carga respectivamente em sequência.

A elevação de carga constitui a alteração do resistor de carga de 12 $\Omega$  para 5.5 $\Omega$ , e vice-versa na redução de carga.

Os picos observados no sinal de referência se devem à variação da tensão na entrada não-inversora do comparador de corrente, devido à histerese. Esta variação passa através do diodo para a tensão de coletor do foto-acoplador (tensão de referência de corrente), pois a condução do diodo desloca o ponto de operação do transistor de saída do foto-acoplador (ver diagrama elétrico de comando - figura 6.8). Podemos observar que, com a elevação de carga, a freqüência de chaveamento diminui, e o espaçamento entre os picos aumentam em relação aqueles observados no sinal de referência de corrente para a carga reduzida.



Eo - 200mV/DIV Iref - 2V/DIV t - 500μS/DIV

86

Figura 7.8. Transitório de carga  $(12\Omega-5.5\Omega)$ Eo - Tensão de saída Iref - Tensão referência de corrente

O transitório de partida é mostrado na figura 7.9. São apresentadas as tensões de entrada e saída do conversor. A carga é igual a  $7\Omega$ .



5V/DIV t - 50mS/DIV

Figura 7.9. Transitório de partida Ei - Tensão de entrada Eo - Tensão de saída Carga 7Ω

A tensão de entrada cresce exponencialmente à medida que o capacitor de entrada se carrega. Podemos observar que quando a tensão de entrada alcança aproximadamente 19v, temos o desligamento do oscilador do circuito de partida. Então, o regulador de tensão começa a atuar, levando a tensão de saída mais rapidamente ao valor de regime (18v), antes mesmo da tensão de entrada atingir seu valor de regime (24v).

## 7.5. CONCLUSÃO

Os resultados experimentais confirmaram uma proximidade entre o comportamento prático e teórico do conversor. Considerando o alto rendimento obtido, e que o mesmo decai com o aumento da freqüência, podemos concluir que as perdas de comutação foram minimizadas. As formas de onda apresentadas evidenciam a influência dos componentes parasitas no circuito.

Capitulo 8

## CONCLUSÃO FINAL

A nova família de Conversores Semi-Ressonantes do tipo buck, gerada a partir do conversor buck PWM convencional, admite a comutação não-dissipativa da chave através do uso da técnica ZVS.

O estudo teórico realizado apontou uma séria restrição à faixa de operação dos SRCs buck em relação aos conversores buck PWM convencionais: a limitação da tensão de saída (Ei/2<Eo<Ei). Vimos também que as seis estruturas geradas possuem um comportamento operacional quase idêntico. O comportamento da freqüência e potência de saída em função de  $\alpha$  é o mesmo para as estruturas de mesma chave (bidirecional em tensão ou bidirecional em corrente). O estudo teórico permitiu ainda, a elaboração de uma metodologia de projeto simples e rápida, a partir dos requisitos iniciais de projeto, para qualquer uma das estruturas.

As simulações realizadas comprovaram os estudos teóricos, qualitativa e quantitativamente. As simulações com os prováveis componentes parasitas do circuito do conversor mostraram a importância de considerá-los na especificação dos semicondutores.

Os resultados experimentais mostraram que o conversor opera dentro do comportamento previsto teoricamente, com algumas ressalvas. Em sua linhas gerais, as formas de onda obtidas estão de acordo com os resultados de simulação, levando-se em conta a influência dos componentes parasitas. A divergência mais profunda se encontra na tensão de saída, onde na prática constatou-se a presença de ruídos consideráveis numa freqüência muito acima da freqüência de chaveamento, indicando a existência de elementos parasitas no circuito do conversor não previstos em simulação. Estes fatores apontam para

uma cuidadosa análise, quando da confecção do lay-out para os circuitos de potência dos SRCs. As vezes, numa montagem de pesquisa, temos que inserir "jumps" para amostragem de correntes, os quais constituem indutores que podem comprometer o funcionamento do conversor.

A curva de rendimento obtida indicou que , na prática obtivemos não a eliminação das perdas de comutação, mas sua minimização.

Em suma, podemos estabelecer as seguintes vantagens e desvantagens para os SRCs buck:

VANTAGENS

- Pequeno volume dos elementos de filtragem (alta densidade de potência);

80

- alto rendimento;
- princípio de controle muito simples;
- auto-proteção contra curto-circuito na saída;
- são mais simples que os QRCs.

#### DESVANTAGENS

- Aplicação limitada pela limitação da tensão de saída;
- condução descontínua, implicando em elevadas correntes RMS,
   elevando as perdas de condução;
- necessidade de circuito de partida;
- a implementação do circuito de comando com componentes discretos torna sua dimensões elevadas, comparadas ao circuito de potência.

## REFERÊNCIAS BIBLIOGRÁFICAS

[1] Lee, F. C. "High-Frequency Quasi-Resonant Converter Tecnologies",

Proceedings of IEEE, vol 76, n- 4, abril, 1988, pp 377-390.

[2] Barbi, I. "Progress in Development of High-Frequency Non-Dissipative
 Commutation Power Converter Tecnologies", Seminário de Eletrônica de Potência,
 UFSC, dezembro, 1988, pp 1-13.

 [3] Villaça, M. V. M. e Barbi, I. "A Boost Zero-Voltage Switched Semi-Resonant Converter (ZVS-SRC)", Seminário de Eletrônica de Potência, UFSC, dezembro, 1988, pp 37-42.

 [4] Suzuki, S. A. e Barbi, I. "Boost Zero-Voltage Switching Semi-Resonant Converter Analysis (ZVS-SRC)", Seminário de Eletrônica de Potência, UFSC, dezembro, 1988, pp 43-49.

[5] Schramm, D. S. "Estudo de uma Fonte Chaveada à Ressonância", Dissertação de Mestrado, UFSC, 1985.

 [6] Perin, A. J. "Manual de Utilização de Programa SACEC (Simulação Automática de Conversores Estáticos por Computador)", Publicação Interna, UFSC, agosto, 1988.

[7] "Linear Data Book", National Semiconductor, 1982.

[8] "Transistores - Dados e Curvas para Projetos", Ibrape, março, 1974.

[9] "SIPMOS Components - Data Book 1987/88", Siemens.

[10] "Semiconductor Data Handbook", General Electric, third edition.

[11] "The TTL Data Book for Design Engineers", Texas Instruments, second edition.

[12] "Linear Circuits Data Book", Texas Instruments, 1984.

[13] "The Power Semiconductors Data Book for Design Engineers", Texas Instruments, 1979.

[14] "Rectifiers and Zener Diodes Data Book", Motorola Semiconductors.